JPH02231734A - ＧａＡｓ集積回路 - Google Patents
ＧａＡｓ集積回路Info
- Publication number
- JPH02231734A JPH02231734A JP1053102A JP5310289A JPH02231734A JP H02231734 A JPH02231734 A JP H02231734A JP 1053102 A JP1053102 A JP 1053102A JP 5310289 A JP5310289 A JP 5310289A JP H02231734 A JPH02231734 A JP H02231734A
- Authority
- JP
- Japan
- Prior art keywords
- diodes
- junction
- input
- diode
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
Landscapes
- Logic Circuits (AREA)
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Junction Field-Effect Transistors (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は入出力保護回路を有するＧａＡｓ集積回路に関
する。
する。
従来の技術
ＧａＡｓＭＥＳＦＥＴ Ｃメタノレφセミコンダクター
（シーットキー接合ゲート型）電界効果トランジスタ］
を用いた集積回路は、ＧａＡｓの高い移動度のためにシ
リコンを材料とした集積回路では実現できない高速の信
号処理が可能であるため各方面で開発が進められている
。
（シーットキー接合ゲート型）電界効果トランジスタ］
を用いた集積回路は、ＧａＡｓの高い移動度のためにシ
リコンを材料とした集積回路では実現できない高速の信
号処理が可能であるため各方面で開発が進められている
。
ＧａＡｓ集積回路を実用化する上で信号端子の静電耐圧
の問題は大きな課題である。ＧａＡｓ集積回路は構成基
本単位としてＭＥＳＦＥＴ ［：シ目ットキー接合ゲー
ト型電界効果トランジスタコを用いるが、ＭＥＳＦＥＴ
は静電耐圧が低くサージに弱いことが知られている。静
電耐圧向上のためには保護ダイオードを内蔵することが
必要である。
の問題は大きな課題である。ＧａＡｓ集積回路は構成基
本単位としてＭＥＳＦＥＴ ［：シ目ットキー接合ゲー
ト型電界効果トランジスタコを用いるが、ＭＥＳＦＥＴ
は静電耐圧が低くサージに弱いことが知られている。静
電耐圧向上のためには保護ダイオードを内蔵することが
必要である。
第７図は一般的な保護ダイオードの回路を示す図である
。従来のＧａＡｓ集積回路では保護ダイオードとして、
シＩットキー接合ダイオードＤＩＯＯ．Ｄ２００を用い
ていた。しかしＳｔ集積回路と同等なサージ耐圧を得る
ためには、非常に大きな面積のシ一ットキー接合ダイオ
ードを用いなければならないという問題があった。一方
、このサージ保護ダイオードをＰＮ接合ダイオードで形
成することも可能である。ＰＮ接合ダイオードはシロッ
トキー接合ダイオードに比べて静電耐圧は大きく、十分
な静電容量を小面積で得ることができるが、ｐ型ＧａＡ
ｓ領域にオーミック電極をとろうとすると、ｎ型電極と
は違った金属材料を用いなければならず、金属材料の蒸
着、フォトリソグラフィー エッチングまたはリフトオ
フなどの工程が新たに必要と１る。集積回路の製造では
、工程の複雑化は歩留まりの悪化に直結し、製造コスト
にも直接影響するので問題である。別の静電保護回路と
しては、入出力信号線に直列抵抗を挿入すると良いこと
が知られているＧａＡｓＩＣ１ ＧａＡｓ集積回路のよ
うな高速信号を扱う回路では周波数特性の劣化が著しく
、適用することが難しい。
。従来のＧａＡｓ集積回路では保護ダイオードとして、
シＩットキー接合ダイオードＤＩＯＯ．Ｄ２００を用い
ていた。しかしＳｔ集積回路と同等なサージ耐圧を得る
ためには、非常に大きな面積のシ一ットキー接合ダイオ
ードを用いなければならないという問題があった。一方
、このサージ保護ダイオードをＰＮ接合ダイオードで形
成することも可能である。ＰＮ接合ダイオードはシロッ
トキー接合ダイオードに比べて静電耐圧は大きく、十分
な静電容量を小面積で得ることができるが、ｐ型ＧａＡ
ｓ領域にオーミック電極をとろうとすると、ｎ型電極と
は違った金属材料を用いなければならず、金属材料の蒸
着、フォトリソグラフィー エッチングまたはリフトオ
フなどの工程が新たに必要と１る。集積回路の製造では
、工程の複雑化は歩留まりの悪化に直結し、製造コスト
にも直接影響するので問題である。別の静電保護回路と
しては、入出力信号線に直列抵抗を挿入すると良いこと
が知られているＧａＡｓＩＣ１ ＧａＡｓ集積回路のよ
うな高速信号を扱う回路では周波数特性の劣化が著しく
、適用することが難しい。
発明が解決しようとする課題
以上述べたように従来のＧａＡｓ集積回路では、保護ダ
イオードとして、シばットキー接合ダイオードを用いる
と、非常に大きな面積のダイオードを用いなければなら
ず、またＰＮ接合ダイオードを用いると工程の複雑化が
避けられなかった。本発明は、このようなＧａＡｓ集積
回路の問題点を解決するサージ保護回路内蔵ＧａＡｓ集
積回路を提供しようとするものである。
イオードとして、シばットキー接合ダイオードを用いる
と、非常に大きな面積のダイオードを用いなければなら
ず、またＰＮ接合ダイオードを用いると工程の複雑化が
避けられなかった。本発明は、このようなＧａＡｓ集積
回路の問題点を解決するサージ保護回路内蔵ＧａＡｓ集
積回路を提供しようとするものである。
課題を解決するための手段
本発明は、上記課題を解決するため、各々の入出力信号
線と電源線の間に、それぞれ複数のＰＮ接合ダイオード
を直列に接続し、゜前記複数のＰＮ接合ダイオードの少
なくともひとつは他のダイオードとは逆方向であるよう
に接続し、さらに低周波信号の入出力端子には直列抵抗
を挿入するものである。
線と電源線の間に、それぞれ複数のＰＮ接合ダイオード
を直列に接続し、゜前記複数のＰＮ接合ダイオードの少
なくともひとつは他のダイオードとは逆方向であるよう
に接続し、さらに低周波信号の入出力端子には直列抵抗
を挿入するものである。
作用
本発明は、上記の構成により保護ダイオードとしてＰＮ
接合ダイオードを用いているため、小さな面積のダイオ
ードで保護回路を形成でき、また逆方向に直列に接続さ
れたＰＮダイオードを用いるため、引出し電極はｎ型Ｇ
ａＡｓ領域に対してのみ取り出せばよく、保護ダイオー
ド形成のために、新たな工程を追加する必要は特にない
。また低周波信号の入出力端子にのみ直列抵抗を挿入す
ることにより、集積回路の高周波特性を損なうことなく
シリコン集積回路並の静電耐圧を得ることができる 実施例 第１図に本発明の一実施例の静電保護回路を示す。入力
信号線と接地電源線との間に互いに逆方向に接続された
ふたつのＰＮ接合ダイオード１．２が挿入されている。
接合ダイオードを用いているため、小さな面積のダイオ
ードで保護回路を形成でき、また逆方向に直列に接続さ
れたＰＮダイオードを用いるため、引出し電極はｎ型Ｇ
ａＡｓ領域に対してのみ取り出せばよく、保護ダイオー
ド形成のために、新たな工程を追加する必要は特にない
。また低周波信号の入出力端子にのみ直列抵抗を挿入す
ることにより、集積回路の高周波特性を損なうことなく
シリコン集積回路並の静電耐圧を得ることができる 実施例 第１図に本発明の一実施例の静電保護回路を示す。入力
信号線と接地電源線との間に互いに逆方向に接続された
ふたつのＰＮ接合ダイオード１．２が挿入されている。
第２図は、第１図の保護回路及びＦＥＴの実際のパター
ン図及び断面図を示す例である。ＩＯは半絶縁性ＧａＡ
ｓ基板、１１，１２．１８．１７はＮｙＪＩＧａＡｓ領
域であり、例えば１８５ｋａＶの加速エネルギーでＩ
Ｘ １ ０”ｃｍ−”のドーズ量、Ｓ１イオンをイオン
注入する。ｌ３はＰ型Ｇａ’Ａｓ領域であり、例えば１
３０ｋｅＶの加速エネルギーで１ ｘ １ ０”ｃｍ−
”Ｚｎイオンをイオン注入する。１４，１５．，１８．
１９はＮ型ＧａＡｓ領域に対するオーミック電極で、例
えばＡｕＧｅ／Ｎｉ／Ａｕを蒸着、リフト゜オフしてパ
ターン出しする。このオーミック電極１４．１５を、そ
れぞれ入力信号線及び接地電源線に接続すれば、第１図
の保護回路が構成できる。このようにして形成された保
護ダイオードは、正のサージに対してはＰＮ接合ダイオ
ード１が保護ダイオードとして働き、負のサージに対し
てはＰＮ接合夕゜イオート゜２が保護ダイオードとして
機能する。いずれにしろＰＮ接合を保護ダイオードに用
いるので、シｍｙトキー接合を用いる場合に比べて、小
さな面積で大きな静電耐圧を得ることができる。例えば
上記のイオン注入条件の下で、ＰＮ接合ダイオード１，
２の長さが９０ｕｍになるように形成すると、４００ｖ
の静電耐圧を得ることができる（ １ ０ ０ ｐ Ｆ
，０Ωのコンデンサ放電法による試験に対して）。
ン図及び断面図を示す例である。ＩＯは半絶縁性ＧａＡ
ｓ基板、１１，１２．１８．１７はＮｙＪＩＧａＡｓ領
域であり、例えば１８５ｋａＶの加速エネルギーでＩ
Ｘ １ ０”ｃｍ−”のドーズ量、Ｓ１イオンをイオン
注入する。ｌ３はＰ型Ｇａ’Ａｓ領域であり、例えば１
３０ｋｅＶの加速エネルギーで１ ｘ １ ０”ｃｍ−
”Ｚｎイオンをイオン注入する。１４，１５．，１８．
１９はＮ型ＧａＡｓ領域に対するオーミック電極で、例
えばＡｕＧｅ／Ｎｉ／Ａｕを蒸着、リフト゜オフしてパ
ターン出しする。このオーミック電極１４．１５を、そ
れぞれ入力信号線及び接地電源線に接続すれば、第１図
の保護回路が構成できる。このようにして形成された保
護ダイオードは、正のサージに対してはＰＮ接合ダイオ
ード１が保護ダイオードとして働き、負のサージに対し
てはＰＮ接合夕゜イオート゜２が保護ダイオードとして
機能する。いずれにしろＰＮ接合を保護ダイオードに用
いるので、シｍｙトキー接合を用いる場合に比べて、小
さな面積で大きな静電耐圧を得ることができる。例えば
上記のイオン注入条件の下で、ＰＮ接合ダイオード１，
２の長さが９０ｕｍになるように形成すると、４００ｖ
の静電耐圧を得ることができる（ １ ０ ０ ｐ Ｆ
，０Ωのコンデンサ放電法による試験に対して）。
第３図には保護回路とともに形成されるＦＥＴの平面図
及び断面図も示した。１８．１９はソース及びドレイン
電極、１６．１７はソース及びドレイン電極下のＮ型領
域、２０はゲート金属、２１はＦＥＴのチャネルになる
低濃度のｎ型領域である。保護ダイオード部分の引き出
し電極はＮ型ＧａＡｓ領域からのみ取り出すため保護回
路の形成のために新たに増える工程はＰ型ＧａＡｓ領域
１３を形成するイオン注入工程のみですむので、集積回
路の製造にとっては大きなメリットである。
及び断面図も示した。１８．１９はソース及びドレイン
電極、１６．１７はソース及びドレイン電極下のＮ型領
域、２０はゲート金属、２１はＦＥＴのチャネルになる
低濃度のｎ型領域である。保護ダイオード部分の引き出
し電極はＮ型ＧａＡｓ領域からのみ取り出すため保護回
路の形成のために新たに増える工程はＰ型ＧａＡｓ領域
１３を形成するイオン注入工程のみですむので、集積回
路の製造にとっては大きなメリットである。
第３図は本発明の別の実施例である。入力信号線と接地
電源線に挿入した本発明にかかる２個のダイオード群５
０を電源線と入力信号線の間にも形成したものであり、
より大きな対サージ性を確保することができる。第４図
は本発明のまた別の実施例である。入力信号線と接地電
源線に挿入した２個のダイオード群５０を電源線と入力
信号線の間にも形成し、さらに直列抵抗３０を挿入した
ものであり、さらに大きな対サージ性を確保することが
できる。ただし、この直列抵抗は高周波特性には悪影響
を与えるので注意が必要である。
電源線に挿入した本発明にかかる２個のダイオード群５
０を電源線と入力信号線の間にも形成したものであり、
より大きな対サージ性を確保することができる。第４図
は本発明のまた別の実施例である。入力信号線と接地電
源線に挿入した２個のダイオード群５０を電源線と入力
信号線の間にも形成し、さらに直列抵抗３０を挿入した
ものであり、さらに大きな対サージ性を確保することが
できる。ただし、この直列抵抗は高周波特性には悪影響
を与えるので注意が必要である。
第５図はＳＣＦＬ （ソース●カップルド●ＦＥＴＩロ
ジック）により構成されたＧａＡｓ集積回路の一例であ
る可変分周器の回路ブロック図である。この回路はＩＧ
Ｈｚ帯の入力（ＩＮ）をふたつのモード●コントロール
信号（ＮＣ，Ｓ！）の高低により、ｌ２８／１２９／ｌ
ｌｉ４／Ｇ５の４通りの分周比に切り換えて、出力（Ｏ
ＵＴ）するようなＧａＡｓ集積回路である。静電保護回
路を内蔵しない時の静電耐圧は３０から１５０ｖであり
、実用上大きな問題である。本発明の保護回路をこの可
変分周器に適用した例を述べる。
ジック）により構成されたＧａＡｓ集積回路の一例であ
る可変分周器の回路ブロック図である。この回路はＩＧ
Ｈｚ帯の入力（ＩＮ）をふたつのモード●コントロール
信号（ＮＣ，Ｓ！）の高低により、ｌ２８／１２９／ｌ
ｌｉ４／Ｇ５の４通りの分周比に切り換えて、出力（Ｏ
ＵＴ）するようなＧａＡｓ集積回路である。静電保護回
路を内蔵しない時の静電耐圧は３０から１５０ｖであり
、実用上大きな問題である。本発明の保護回路をこの可
変分周器に適用した例を述べる。
ＩＧＨｚの高周波信号が印加される入力端子（ＩＬＩＮ
）には第３図に示す保護回路、その他の低速（１０ＭＨ
ｚ程度）で動作する端子（ＩＣ，ＳＩＦ，ＯＵＴ）には
第４図で示す保護回路（直列抵抗１ｋΩ）を使用した。
）には第３図に示す保護回路、その他の低速（１０ＭＨ
ｚ程度）で動作する端子（ＩＣ，ＳＩＦ，ＯＵＴ）には
第４図で示す保護回路（直列抵抗１ｋΩ）を使用した。
本発明の保護回路を適用すると第６図に示すように２５
０Ｖ以上の静電耐圧を得ることができる。入力端子（Ｉ
Ｎ ， ＩＮ）にも第４図の保護回路を施せば、静電耐
圧を４００ｖ程度まで上げることはできるが、高周波特
性に悪影響を及ぼし、例えば１ｋΩの直列抵抗を使用す
ると分周器の最高動作周波数はＩＧＨｚから７００ＭＨ
ｚにまで低下してしまうので、ここには第３図のものが
望ましい。
０Ｖ以上の静電耐圧を得ることができる。入力端子（Ｉ
Ｎ ， ＩＮ）にも第４図の保護回路を施せば、静電耐
圧を４００ｖ程度まで上げることはできるが、高周波特
性に悪影響を及ぼし、例えば１ｋΩの直列抵抗を使用す
ると分周器の最高動作周波数はＩＧＨｚから７００ＭＨ
ｚにまで低下してしまうので、ここには第３図のものが
望ましい。
発明の効果
以上述べたように本発明を用いれば、保護ダイオードと
してＰＮ接合ダイオードを用いているため、小さな面積
のダイオードで保護回路を形成でき、また互いに逆方向
に直列に接続されたＰＮダイオードを用いるため、引出
し電極はｎ型ＧａＡｓ領域に対してのみ取り出せばよく
、保護ダイオード形成のために、新たな工程を追加する
必要は特にないため、高歩留まりのＧａＡｓ 集積回
路を実現でき、また低周波信号の入出力端子にのみ直列
抵抗を挿入することにより、集積回路の高周波特性を損
なうことなく高い静電針圧を得ることができ、その実用
的価値はきわめて大きい。
してＰＮ接合ダイオードを用いているため、小さな面積
のダイオードで保護回路を形成でき、また互いに逆方向
に直列に接続されたＰＮダイオードを用いるため、引出
し電極はｎ型ＧａＡｓ領域に対してのみ取り出せばよく
、保護ダイオード形成のために、新たな工程を追加する
必要は特にないため、高歩留まりのＧａＡｓ 集積回
路を実現でき、また低周波信号の入出力端子にのみ直列
抵抗を挿入することにより、集積回路の高周波特性を損
なうことなく高い静電針圧を得ることができ、その実用
的価値はきわめて大きい。
第１図は本発明の一実施例を示す回路図、第２図は本発
明の一実施例の保護回路の平面図及び断面図、第３図、
第４図は本発明の別の実施例を示す回路図である。第５
図は本発明の１実施例であるＧａＡｓ可変分周器の回路
ブロック図、第６図は第５図の可変分周器の保護回路の
有無による静電耐圧をしめす図、第７図は従来の保護回
路を示す回路図である。 １，２●●●ＰＮ接合ダイオード、５０●●●ダイオー
ド群。 代理人の氏名 弁理士 粟野重孝 ばか工名第 図 第 図 αυ ＜ｂ＞ 第 図 第 図 第 図 第 図
明の一実施例の保護回路の平面図及び断面図、第３図、
第４図は本発明の別の実施例を示す回路図である。第５
図は本発明の１実施例であるＧａＡｓ可変分周器の回路
ブロック図、第６図は第５図の可変分周器の保護回路の
有無による静電耐圧をしめす図、第７図は従来の保護回
路を示す回路図である。 １，２●●●ＰＮ接合ダイオード、５０●●●ダイオー
ド群。 代理人の氏名 弁理士 粟野重孝 ばか工名第 図 第 図 αυ ＜ｂ＞ 第 図 第 図 第 図 第 図
Claims (4)
- （１）各々の入出力信号線と電源線の間に、それぞれ複
数のＰＮ接合ダイオードが直列に接続され、前記複数の
ＰＮ接合ダイオードの少なくともひとつは他のダイオー
ドとは逆方向であるように接続されていることを特徴と
するＧａＡｓ集積回路。 - （２）各々の入出力信号線と電源線の間に、それぞれ複
数のＰＮ接合ダイオードが直列に接続され、前記複数の
ＰＮ接合ダイオードの少なくともひとつは他のダイオー
ドとは逆方向であるように接続され、前記入出力信号線
と内部回路との間に直列に抵抗が挿入されていることを
特徴とするＧａＡｓ集積回路。 - （３）複数の入出力信号線をもつＧａＡｓ集積回路にお
いて、高周波信号の入出力信号線と電源線の間には、そ
れぞれ複数のＰＮ接合ダイオードが直列に接続され、前
記複数のＰＮ接合ダイオードの少なくともひとつは他の
ダイオードとは逆方向であるように接続され、低周波信
号の入出力信号線と電源線の間には、それぞれ複数のＰ
Ｎ接合ダイオードが直列に接続され、前記複数のＰＮ接
合ダイオードの少なくともひとつは他のダイオードとは
逆方向であるように接続され、前記低周波信号の入出力
信号線と内部回路との間に直列に抵抗が挿入されている
ことを特徴とするＧａＡｓ集積回路。 - （４）高周波信号が分周器の入力信号であり、低周波信
号が分周比設定信号および分周出力信号であり、入力信
号を分周比設定信号に応じた分周比に分周して分周出力
するような機能を有する特許請求の範囲第３項記載のＧ
ａＡｓ集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1053102A JPH02231734A (ja) | 1989-03-06 | 1989-03-06 | ＧａＡｓ集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1053102A JPH02231734A (ja) | 1989-03-06 | 1989-03-06 | ＧａＡｓ集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02231734A true JPH02231734A (ja) | 1990-09-13 |
Family
ID=12933428
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1053102A Pending JPH02231734A (ja) | 1989-03-06 | 1989-03-06 | ＧａＡｓ集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02231734A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0575023A (ja) * | 1991-09-13 | 1993-03-26 | Nissan Motor Co Ltd | 集積回路の入出力保護装置 |
| JP2007288210A (ja) * | 2007-06-18 | 2007-11-01 | Renesas Technology Corp | 半導体集積回路 |
-
1989
- 1989-03-06 JP JP1053102A patent/JPH02231734A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0575023A (ja) * | 1991-09-13 | 1993-03-26 | Nissan Motor Co Ltd | 集積回路の入出力保護装置 |
| JP2007288210A (ja) * | 2007-06-18 | 2007-11-01 | Renesas Technology Corp | 半導体集積回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5602046A (en) | Integrated zener diode protection structures and fabrication methods for DMOS power devices | |
| JP3827346B2 (ja) | 負差分抵抗素子を有する論理回路およびその製造方法 | |
| WO1981001073A1 (en) | Semiconductor devices controlled by depletion regions | |
| KR20020029463A (ko) | 단일집적 ｅ／ｄ 모드 ｈｅｍｔ 및 그 제조방법 | |
| US3967305A (en) | Multichannel junction field-effect transistor and process | |
| US5227655A (en) | Field effect transistor capable of easily adjusting switching speed thereof | |
| DE69930715T2 (de) | Elektronische Halbleiterleistung mit integrierter Diode | |
| US4549193A (en) | Field effect transistor device utilizing critical buried channel connecting source and drain | |
| DE102011054646A1 (de) | Ein IGBT-Modul und eine Schaltung | |
| CA1265590A (en) | Field effect digital logic circuits | |
| JPH02231734A (ja) | ＧａＡｓ集積回路 | |
| US5569609A (en) | Bidirectional Shockley diode | |
| US4404579A (en) | Semiconductor device having reduced capacitance and method of fabrication thereof | |
| US5536666A (en) | Method for fabricating a planar ion-implanted GaAs MESFET with improved open-channel burnout characteristics | |
| CN108155187B (zh) | 开关电源电路、半导体功率器件及其制备方法 | |
| US4160918A (en) | Integrated logic circuit | |
| US4951099A (en) | Opposed gate-source transistor | |
| CN116825782A (zh) | 一种半导体器件单元及Cascode器件 | |
| Love et al. | A large-area power MOSFET designed for low conduction losses | |
| EP0093557B1 (en) | High-speed complementary semiconductor integrated circuit | |
| EP0249088A1 (en) | A semiconductor device | |
| JP3131267B2 (ja) | 電界効果トランジスタ | |
| JPH04291966A (ja) | ショットキーバリア半導体装置 | |
| JPS57157548A (en) | Microwave integrated circuit | |
| EP0308667B1 (de) | Absaugelektrode zur Verkürzung der Ausschaltzeit bei einem Halbleiterbauelement |