JPH022331B2 - - Google Patents

Info

Publication number
JPH022331B2
JPH022331B2 JP55125949A JP12594980A JPH022331B2 JP H022331 B2 JPH022331 B2 JP H022331B2 JP 55125949 A JP55125949 A JP 55125949A JP 12594980 A JP12594980 A JP 12594980A JP H022331 B2 JPH022331 B2 JP H022331B2
Authority
JP
Japan
Prior art keywords
transistor
thyristor
base
emitter
thyristors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP55125949A
Other languages
Japanese (ja)
Other versions
JPS5752370A (en
Inventor
Masayoshi Suzuki
Akio Sagawa
Naoyuki Izaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP12594980A priority Critical patent/JPS5752370A/en
Publication of JPS5752370A publication Critical patent/JPS5752370A/en
Publication of JPH022331B2 publication Critical patent/JPH022331B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M5/00—Conversion of AC power input into AC power output, e.g. for change of voltage, for change of frequency, for change of number of phases
    • H02M5/02—Conversion of AC power input into AC power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into DC
    • H02M5/04—Conversion of AC power input into AC power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into DC by static converters
    • H02M5/22—Conversion of AC power input into AC power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into DC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M5/25—Conversion of AC power input into AC power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into DC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
    • H02M5/257—Conversion of AC power input into AC power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into DC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Power Conversion In General (AREA)
  • Thyristor Switches And Gates (AREA)

Description

【発明の詳細な説明】 本発明はpnpn4層構造のサイリスタをスイツチ
として用い、そのdv/dt耐量を高めた半導体ス
イツチ回路に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a semiconductor switch circuit that uses a thyristor with a pnpn four-layer structure as a switch and has improved dv/dt tolerance.

サイリスタは高い阻止電圧が得られることと、
自己保持作用によつて小さな制御電力で大電力を
制御し得る特長を有し、半導体スイツチとして有
用である。
Thyristors can obtain high blocking voltage,
It has the feature of being able to control a large amount of power with a small amount of control power due to its self-holding action, and is useful as a semiconductor switch.

反面、トランジスタ等がちがい、雑音に対して
弱く、サージ侵入時、その変化が急峻であると、
例え阻止電圧以内でも誤点弧してしまう欠点を有
する。通常、これを防ぐ意味からサイリスタのゲ
ートとカソード間を抵抗で短絡するが、このため
短絡抵抗を介して点弧電流の一部が、カソードへ
流れてしまい、点弧のための電力が増大し、サイ
リスタとしての特長を失つてしまう。
On the other hand, if the transistors are different and vulnerable to noise, and the change is steep when a surge occurs,
It has the disadvantage of causing false ignition even if it is within the blocking voltage. Normally, to prevent this, the gate and cathode of the thyristor are short-circuited with a resistor, but because of this, part of the ignition current flows to the cathode via the short-circuit resistor, increasing the power required for ignition. , it loses its characteristics as a thyristor.

そこで従来技術では第1図、第2図に示す如き
回路を用いて、上記の欠点を補つている。
Therefore, in the prior art, circuits as shown in FIGS. 1 and 2 are used to compensate for the above drawbacks.

第1図では、pエミツタ層2、nベース層3、
pベース層4、nエミツタ層5の4層が順次隣接
したサイリスタ1のゲート8とカソード7間に
npn3層構造のトランジスタ10を接続し、トラ
ンジスタ10のベースはpnp3層構造のトランジ
スタ9によつて駆動される。本回路はサイリスタ
1のアノード6とカソード7間に変化の急峻な雑
音電圧vAが侵入すると、トランジスタ9に過渡電
流iBが流れ、トランジスタ10をただちに飽和状
態とし、サイリスタ1における過渡電流iJをその
コレクタに流し込むので、見掛け上ゲート・カソ
ード間を短絡したようになり、サイリスタ1の誤
点弧を防げる。
In FIG. 1, a p emitter layer 2, an n base layer 3,
Between the gate 8 and cathode 7 of the thyristor 1, four layers, the p base layer 4 and the n emitter layer 5, are successively adjacent to each other.
A transistor 10 having an npn three layer structure is connected, and the base of the transistor 10 is driven by a transistor 9 having a pnp three layer structure. In this circuit, when a rapidly changing noise voltage v A enters between the anode 6 and cathode 7 of the thyristor 1, a transient current i B flows through the transistor 9, immediately saturating the transistor 10, and the transient current i J in the thyristor 1 flows through the transistor 9. Since it flows into the collector, it appears as if the gate and cathode are short-circuited, and erroneous firing of the thyristor 1 can be prevented.

抵抗11はサイリスタ1よりの漏れ電流を吸収
するためにあり、高温時の漏れ電流を吸収できれ
ばよく、比較的高い抵抗とすることができ、トラ
ンジスタ10がオフ状態にあればゲート点弧電流
iGはサイリスタ1の点弧信号としてそのまま用い
ることができるで、点弧電流iGを低くできる。す
なわち、第1図の回路は雑音に対して強く、しか
も制御電力が小さいという特長を有する。
The resistor 11 is provided to absorb the leakage current from the thyristor 1. It is sufficient that it can absorb the leakage current at high temperatures, and it can have a relatively high resistance. When the transistor 10 is in the off state, the gate firing current is reduced.
Since i G can be used as it is as an ignition signal for the thyristor 1, the ignition current i G can be lowered. That is, the circuit shown in FIG. 1 has the advantage of being resistant to noise and requiring low control power.

ダイオード12はアノード6およびカソード7
の信号電圧が変動した場合、トランジスタ9を通
してトランジスタ10のベースがマイナスに深く
飽和し、ベース・エミツタ間がブレークダウンす
るのを防ぐために設けられている。
Diode 12 has anode 6 and cathode 7
This is provided in order to prevent the base of the transistor 10 from becoming deeply negatively saturated through the transistor 9 and causing breakdown between the base and emitter when the signal voltage of the transistor 10 fluctuates.

第2図の回路構成は第1図の回路を双方向に
し、駆動用のトランジスタ9を順・逆の場合にお
いて共通としたものである。図中、15はサイリ
スタ、20はトランジスタ、21は抵抗、22は
ダイオード、88は第2のゲートである。
The circuit configuration shown in FIG. 2 is a bidirectional version of the circuit shown in FIG. 1, and the driving transistor 9 is common in both forward and reverse directions. In the figure, 15 is a thyristor, 20 is a transistor, 21 is a resistor, 22 is a diode, and 88 is a second gate.

本回路は第1図の回路の特長を有すると同時
に、双方向のスイツチを構成できる特長を有す
る。
This circuit has the features of the circuit shown in FIG. 1, and at the same time has the feature of being able to constitute a bidirectional switch.

第1図、第2図の回路は以上の如き特長を有す
る回路であるが、印加される雑音電圧vAの種類に
よつては上記の特長が生かせない場合が生ずる。
例えば、サイリスタ1,15の両端子6,7に加
わる雑音電圧vAが第3図にような場合はサイリス
タ1,15が誤動作しやすい。
Although the circuits shown in FIGS. 1 and 2 have the above-mentioned features, the above-mentioned features may not be fully utilized depending on the type of noise voltage vA that is applied.
For example, if the noise voltage v A applied to both terminals 6 and 7 of the thyristors 1 and 15 is as shown in FIG. 3, the thyristors 1 and 15 are likely to malfunction.

第3図においては、時刻t0で信号電圧vASが加
わり、時刻t1でオン信号がゲート8または88に
加わると、この時点でサイリスタ1または15は
オン状態となり、スイツチ電流iAは急激に増大
し、以後一定となる。時刻t2で信号電圧vASが0V
の電圧に復帰するとスイツチ電流iAも0となり、
サイリスタ1または15はオフ状態となる。
In Fig. 3, when the signal voltage v AS is applied at time t 0 and the on signal is applied to gate 8 or 88 at time t 1 , thyristor 1 or 15 is turned on at this point, and the switch current i A suddenly increases. It increases to , and remains constant thereafter. At time t 2 , the signal voltage v AS is 0V
When the voltage returns to , the switch current i A also becomes 0,
Thyristor 1 or 15 is turned off.

時刻t1〜t2間はスイツチを構成するサイリスタ
1または15のアノード・カソード間はオン状態
でそのときの電圧は約1V一定であり、サイリス
タ1がオン状態にあるとすると第4図の電圧源3
0はこれを示したものである。一方、トランジス
タ9の各pn接合は第4図のダイオード31,3
2で表わすことができ、ダイオード31はトラン
ジスタのベース・エミツタ間のpn接合を、32
はベース・コレクタ間のpn接合を、おのおの表
わす。
Between times t1 and t2 , the voltage between the anode and cathode of thyristor 1 or 15 constituting the switch is in the on state, and the voltage at that time is constant at about 1V.If thyristor 1 is in the on state, the voltage is as shown in Figure 4. Source 3
0 indicates this. On the other hand, each pn junction of the transistor 9 is connected to the diodes 31 and 3 in FIG.
2, and the diode 31 connects the pn junction between the base and emitter of the transistor by 32
each represents a pn junction between the base and collector.

時刻t1〜t1間においてダイオード31はオン状
態、ダイオード32はオフ状態であり、ダイオー
ド32のpn接合には電荷が蓄積される。時刻t1で
サイリスタ1がオンすると、アノード6はカソー
ド7とほぼ等しい電位となるのでダイオード3
1,32は両方共逆バイアス状態で、ダイオード
32の電荷は放電径路が図のaの回路しかなく、
これはダイオード31にとつては逆バイアス状態
であるので、電荷が逃げられず、ダイオード32
の電荷は長い時間に渡つて残留する。すなわち、
トランジスタ9のコレクタ・ベース間には電荷が
残留しており、サイリスタ1をオンとしても、本
電荷は消滅することはなく、これは、時刻t2以降
も持続する。
Between times t1 and t1 , the diode 31 is on and the diode 32 is off, and charges are accumulated in the pn junction of the diode 32. When the thyristor 1 turns on at time t1, the anode 6 has almost the same potential as the cathode 7, so the diode 3
1 and 32 are both in a reverse bias state, and the charge in the diode 32 has only a discharge path through the circuit a in the figure.
This is a reverse bias state for the diode 31, so the charge cannot escape and the diode 32
The charge remains for a long time. That is,
Charge remains between the collector and base of the transistor 9, and even if the thyristor 1 is turned on, this charge does not disappear, and this charge continues even after time t2 .

一方、これに比し、サイリスタ1はオン状態と
なるので、時刻t2でオフ状態となるには、サイリ
スタ1に電荷が存在しているのはサイリスタ1の
ターンオフ時間のみの時間と考えてよく、この状
態、すなわち時刻t2以降ではサイリスタ1の内部
には電荷が残留していない。
On the other hand, since thyristor 1 is in the on state, in order to turn off at time t2 , it can be considered that the charge exists in thyristor 1 only during the turn-off time of thyristor 1. In this state, that is, after time t2 , no charge remains inside the thyristor 1.

この状態(トランジスタ9には電荷が残つてお
り、サイリスタ1には電荷が残つていない状態)
において、時刻t3で示すように、雑音電圧vAが加
わるとサイリスタ1は誤動作し、ゲート8にオン
信号がなくともサイリスタ1がオンしてしまう。
これはトランジスタ9の残留電荷のために、雑音
電圧vAによつてトランジスタ9を流れる電流が減
少しトランジスタ10のベース電流が少なくな
り、サイリスタ1のゲート8・カソード7間を有
効に短絡できないためである。
This state (charge remains in transistor 9 and no charge remains in thyristor 1)
As shown at time t 3 , when the noise voltage v A is applied, the thyristor 1 malfunctions, and the thyristor 1 turns on even if there is no on signal to the gate 8 .
This is because the current flowing through transistor 9 decreases due to the noise voltage vA due to the residual charge in transistor 9, and the base current of transistor 10 decreases, making it impossible to effectively short the gate 8 and cathode 7 of thyristor 1. It is.

本発明の目的はこのような誤動作をなくするよ
うな回路構成の半導体スイツチ回路を提供するに
ある。
An object of the present invention is to provide a semiconductor switch circuit having a circuit configuration that eliminates such malfunctions.

第5図に本発明の一実施例を示す。 FIG. 5 shows an embodiment of the present invention.

これまでの構成要素と同じものには同一番号を
付している。
Components that are the same as the previous components are given the same numbers.

本実施例は双方向性半導体スイツチ回路におけ
る具体例である。
This embodiment is a specific example of a bidirectional semiconductor switch circuit.

ダイオード35,36は電荷放電のためのもの
である。すなわちトランジスタ9のベース・コレ
クタに蓄積した電荷はサイリスタ1がオンした瞬
間、サイリスタ1のnベース層3を通してサイリ
スタ1内に吸収されるので電荷が残ることはな
い。逆方向のサイリスタ15が動作した場合、す
なわち、アノード6に対しカソード7が正の電圧
の場合はダイオード36を通してnベース層37
にトランジスタ9中の電荷が放電される。このよ
うに、電荷が放電されて、その内部に残留する電
荷がなくなるので、パルス性の雑音電圧が到来し
ても、その内部を流れる電流が大きくなり、前記
したトランジスタ10の短絡動作を完遂できるも
のである。
Diodes 35 and 36 are for charge discharge. That is, the electric charge accumulated in the base and collector of the transistor 9 is absorbed into the thyristor 1 through the n-base layer 3 of the thyristor 1 the moment the thyristor 1 is turned on, so that no electric charge remains. When the reverse direction thyristor 15 operates, that is, when the cathode 7 is at a positive voltage with respect to the anode 6, the n-base layer 37 is passed through the diode 36.
The charge in transistor 9 is discharged. In this way, the charge is discharged and there is no charge remaining inside, so even if a pulse noise voltage arrives, the current flowing inside increases, and the short-circuiting operation of the transistor 10 described above can be completed. It is something.

これは、第4図の等価回路より明らかのよう
に、電荷がある場合は、パルス性の雑音電圧の到
来時、ダイオード31,32共逆バイアスとな
り、このpn接合を流れる電流は両者の接合静電
容量の直列値に比例し、電荷がない場合は、ダイ
オード32のみが逆バイアスとなつて、そのpn
接合を流れる電流はダイオード32の静電容量の
値のみに比例するからである。
As is clear from the equivalent circuit in Figure 4, if there is a charge, both diodes 31 and 32 will be reverse biased when a pulsed noise voltage arrives, and the current flowing through this p-n junction will be due to the junction static voltage between them. It is proportional to the series value of capacitance, and if there is no charge, only diode 32 will be reverse biased and its pn
This is because the current flowing through the junction is proportional only to the value of the capacitance of the diode 32.

以上のことより、第5図における半導体スイツ
チ回路では、これまで問題とされていた第3図の
如き雑音電圧に対して確実に誤動作を防止するこ
とができる。
From the above, the semiconductor switch circuit shown in FIG. 5 can reliably prevent malfunctions due to the noise voltage shown in FIG. 3, which has been a problem up to now.

第6図に本発明の他の実施例を示す。 FIG. 6 shows another embodiment of the invention.

この場合、両サイリスタ1および15はそのお
のおののnベース層38が共通であり、このよう
な構造は、双方向サイリスタに利用されるもので
ある。この場合は、トランジスタ9のベースより
サイリスタ1,15のnベース層38に接続する
ダイオードは35の1個のみで良い。
In this case, both thyristors 1 and 15 have their respective n base layers 38 in common, and such a structure is used for bidirectional thyristors. In this case, only one diode 35 is required to connect the base of the transistor 9 to the n base layer 38 of the thyristors 1 and 15.

第7図に本発明の他の実施例を示す。 FIG. 7 shows another embodiment of the present invention.

この場合の回路構成は第5図の実施例とほぼ同
じであるが、ダイオード35,36に代つて抵抗
39,40を用いている。この場合も、前実施例
と同様、トランジスタ9の残留電荷を抵抗39あ
るいは40を通して逃がすことができ、雑音に対
して強い回路とすることができる。
The circuit configuration in this case is almost the same as the embodiment shown in FIG. 5, but resistors 39 and 40 are used in place of diodes 35 and 36. In this case as well, as in the previous embodiment, the residual charge of the transistor 9 can be released through the resistor 39 or 40, making it possible to create a circuit that is resistant to noise.

第8図に本発明の他の実施例を示す。 FIG. 8 shows another embodiment of the present invention.

本回路はサイリスタ1,15を雑音電圧から守
るため、サイリスタ1,15のpエミツタ層とn
ベース層とをpnp3層構造のトランジスタ40で
短絡するもので、トランジスタ50で駆動され
る。すなわち、本実施例は第5図の実施例におい
てトランジスタ10,20をトランジスタ40,
43に、トランジスタ9をトランジスタ50にお
き換えたもので、各半導体層の導電型を相互にお
き換えた相補構造となつている。
In order to protect thyristors 1 and 15 from noise voltage, this circuit uses the p emitter layer of thyristors 1 and 15 and the n
The base layer is short-circuited with a transistor 40 having a pnp three layer structure, and is driven by a transistor 50. That is, in this embodiment, the transistors 10 and 20 in the embodiment of FIG.
43, the transistor 9 is replaced with a transistor 50, and a complementary structure is formed in which the conductivity types of the semiconductor layers are mutually exchanged.

本回路構成は、回路を集積化する場合、P形の
単結晶半導体を出発母材として用いて回路を製作
する場合に多く利用される。本実施例ではダイオ
ード51,52を利用して残留電荷を放電してい
る。ただし、これまでの例と異なりダイオード5
1,52のアノード側の接続点は両サイリスタ
1,15のPゲート8および88である。この場
合、ダイオード51,52は第7図の実施例と同
様、抵抗で置換してもよい。
This circuit configuration is often used when integrating a circuit and manufacturing a circuit using a P-type single crystal semiconductor as a starting material. In this embodiment, residual charges are discharged using diodes 51 and 52. However, unlike the previous examples, the diode 5
The connection points on the anode side of thyristors 1 and 52 are the P gates 8 and 88 of both thyristors 1 and 15. In this case, the diodes 51 and 52 may be replaced with resistors as in the embodiment of FIG.

以上の実施例においては双方向の半導体スイツ
チ回路について説明したが、第1図に示すように
一方向の半導体スイツチ回路でも適用可能であ
り、また、トランジスタ9はpnp3層構造でなく、
npn3層構造であつてもよい。
In the above embodiments, a bidirectional semiconductor switch circuit has been described, but it is also applicable to a unidirectional semiconductor switch circuit as shown in FIG.
It may have an npn three-layer structure.

以上説明したように本発明によれば、耐雑音性
能を一段と高めることができるので工業上利する
ところ大である。
As explained above, according to the present invention, it is possible to further improve the noise resistance performance, which is of great industrial advantage.

【図面の簡単な説明】[Brief explanation of drawings]

第1図、第2図は従来の半導体スイツチ回路を
示す図、第3図、第4図は第1図、第2図に示す
半導体スイツチ回路の動作説明図、第5図〜第8
図はそれぞれ本発明の異なる実施例を示す図であ
る。 1……サイリスタ、2……pエミツタ層、3…
…nベース層、4……pベース、5……nエミツ
タ層、6……アノード、7……カソード、8……
ゲート、9,10……トランジスタ、11……抵
抗、12,35……ダイオード。
1 and 2 are diagrams showing conventional semiconductor switch circuits, FIGS. 3 and 4 are explanatory diagrams of the operation of the semiconductor switch circuits shown in FIGS. 1 and 2, and FIGS. 5 to 8
Each figure shows a different embodiment of the invention. 1...thyristor, 2...p emitter layer, 3...
...n base layer, 4...p base, 5...n emitter layer, 6...anode, 7...cathode, 8...
Gate, 9, 10...Transistor, 11...Resistor, 12,35...Diode.

Claims (1)

【特許請求の範囲】 1 第1及び第2の主端子と、 第1及び第2の主端子間に極性を逆にして並列
接続され、それぞれがpエミツタ層、nベース
層、pベース層及びnエミツタ層の連続した4層
を有する別個に形成された第1及び第2のサイリ
スタと、 第1及び第2のサイリスタのpベース層に接続
された第1及び第2のゲート端子と、 それぞれのコレクタとエミツタを第1及び第2
のサイリスタのpベース層とnエミツタ層に接続
した第1及び第2のトランジスタと、 コレクタとエミツタを第1及び第2のトランジ
スタのベースに接続したpnp形の第3のトランジ
スタと、 第1のトランジスタのベースとエミツタ間及び
第2のトランジスタのベースとエミツタの間にそ
れぞれ接続されて第3のトランジスタの放電路を
形成する第1及び第2の回路素子と、 第3のトランジスタのベースと第1及び第2の
サイリスタのnベース層との間に接続して、第3
のトランジスタに蓄積した電荷を第1及び第2の
サイリスタへ放出するための第3及び第4の回路
素子と、を具備することを特徴とする半導体スイ
ツチ回路。 2 特許請求の範囲第1項において、第1、第
2、第3及び第4の回路素子がダイオードである
ことを特徴とする半導体スイツチ回路。 3 特許請求の範囲第1項において、第1及び第
2の回路素子がダイオード、第3及び第4の回路
素子が抵抗であることを特徴とする半導体スイツ
チ回路。
[Claims] 1. The first and second main terminals are connected in parallel with opposite polarity between the first and second main terminals, and each has a p-emitter layer, an n-base layer, a p-base layer and a separately formed first and second thyristors having four consecutive layers of n-emitter layers; first and second gate terminals connected to the p-base layers of the first and second thyristors, respectively; The collector and emitter of the first and second
first and second transistors connected to the p base layer and n emitter layer of the thyristor; a third pnp type transistor whose collector and emitter are connected to the bases of the first and second transistors; first and second circuit elements connected between the base and emitter of the transistor and between the base and emitter of the second transistor to form a discharge path of a third transistor; The third thyristor is connected between the n-base layers of the first and second thyristors.
A semiconductor switch circuit comprising: third and fourth circuit elements for discharging charges accumulated in the transistor to the first and second thyristors. 2. The semiconductor switch circuit according to claim 1, wherein the first, second, third and fourth circuit elements are diodes. 3. The semiconductor switch circuit according to claim 1, wherein the first and second circuit elements are diodes, and the third and fourth circuit elements are resistors.
JP12594980A 1980-09-12 1980-09-12 Semiconductor switching circuit Granted JPS5752370A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12594980A JPS5752370A (en) 1980-09-12 1980-09-12 Semiconductor switching circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12594980A JPS5752370A (en) 1980-09-12 1980-09-12 Semiconductor switching circuit

Publications (2)

Publication Number Publication Date
JPS5752370A JPS5752370A (en) 1982-03-27
JPH022331B2 true JPH022331B2 (en) 1990-01-17

Family

ID=14922954

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12594980A Granted JPS5752370A (en) 1980-09-12 1980-09-12 Semiconductor switching circuit

Country Status (1)

Country Link
JP (1) JPS5752370A (en)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5549034A (en) * 1978-10-04 1980-04-08 Hitachi Ltd Semiconductor switch

Also Published As

Publication number Publication date
JPS5752370A (en) 1982-03-27

Similar Documents

Publication Publication Date Title
US4365170A (en) Semiconductor switch
JP3041364B2 (en) Protection circuit
US5012317A (en) Electrostatic discharge protection circuit
US5077591A (en) Electrostatic discharge protection for semiconductor input devices
US5173755A (en) Capacitively induced electrostatic discharge protection circuit
US5166089A (en) Method of making electrostatic discharge protection for semiconductor input devices
US4015143A (en) Semiconductor switch
CA1040734A (en) Light activated semiconductor switch device
US4125787A (en) Semiconductor switch circuit
US4918563A (en) ECL gate array semiconductor device with protective elements
CA1101565A (en) Semiconductor switch
US4041332A (en) Semiconductor switch device
US4084110A (en) Semiconductor switch
US4071779A (en) Semiconductor switch
JP2806503B2 (en) Semiconductor element short-circuit protection circuit
US4039865A (en) Semiconductor switch
JPS5814777B2 (en) Hand tie switch
CA1131703A (en) Semiconductor switch
US4315168A (en) Semiconductor switch
JPS585609B2 (en) semiconductor switch circuit
US4509068A (en) Thyristor with controllable emitter short circuits and trigger amplification
US4027322A (en) Zero point switching thyristor having an isolated emitter region
JPH0656850B2 (en) Semiconductor device
JPH0677505A (en) 2-terminal surge protection element and multi-wire protection method
JPS60819B2 (en) semiconductor switch circuit