JPH0223412A - キーマトリックススイッチ装置 - Google Patents
キーマトリックススイッチ装置Info
- Publication number
- JPH0223412A JPH0223412A JP63174772A JP17477288A JPH0223412A JP H0223412 A JPH0223412 A JP H0223412A JP 63174772 A JP63174772 A JP 63174772A JP 17477288 A JP17477288 A JP 17477288A JP H0223412 A JPH0223412 A JP H0223412A
- Authority
- JP
- Japan
- Prior art keywords
- contact
- transistor
- totem pole
- turned
- key
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Input From Keyboards Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［概 要］
電話交換手（オペ−レータ）によって操作される中継台
（あるいは操作卓）等に設けられるキーマトリックスス
イッチ装置に関し、 キーマトリックススイッチ装置における例えばデコード
部の出力部分をトーテムポール型素子にした場合に、キ
ーの二重押下操作が行なわれても。
（あるいは操作卓）等に設けられるキーマトリックスス
イッチ装置に関し、 キーマトリックススイッチ装置における例えばデコード
部の出力部分をトーテムポール型素子にした場合に、キ
ーの二重押下操作が行なわれても。
素子を破壊することがないようにすることを目的とし、
トーテムポール型素子のマトリックススイッチの接点と
の接続導線上に、それぞれトーテムポール型素子から接
点側へ電流が流れるのを阻止するダイオードを介装する
ように構成する。
の接続導線上に、それぞれトーテムポール型素子から接
点側へ電流が流れるのを阻止するダイオードを介装する
ように構成する。
［産業上の利用分野］
本発明は、オペ−レータによって操作される中継台（あ
るいは操作卓）等に設けられるキーマトリックススイッ
チ装置に関する。
るいは操作卓）等に設けられるキーマトリックススイッ
チ装置に関する。
例えば、第９図に示すごとく、馬用交換機１００と構内
交換機１０１との間の伝送路中における構内交換機１０
１へ入る手前の部分には、オペレータによって操作され
る中継台１０２が設けられており、この中継台１０２で
のオペレータの操作によって、外線電話機１０３からの
電話を所望の内線電話機１０４につなぐことができるよ
うになっている。
交換機１０１との間の伝送路中における構内交換機１０
１へ入る手前の部分には、オペレータによって操作され
る中継台１０２が設けられており、この中継台１０２で
のオペレータの操作によって、外線電話機１０３からの
電話を所望の内線電話機１０４につなぐことができるよ
うになっている。
そして、この中継台１０２では、キー（電鍵）をたたい
てキーマトリックススイッチ装置を作動させることによ
り、制御指令や内線番号等を入力している。
てキーマトリックススイッチ装置を作動させることによ
り、制御指令や内線番号等を入力している。
［従来の技術］
第４図は従来のキーマトリックススイッチ装置の電気回
路図であるが、この第４図において、１はキーマトリッ
クススイッチで、このキーマトリックススイッチ１は、
格子状に配設された導体［導体はｎ本が横（列）方向で
ｍ本が縦（行）方向に設けられている］の交点部分に合
計量ｎ個の開閉接点Ｋｉｊ（ｉ ＝ ｌ 〜ｍ 、 ｊ
＝ ｌ 〜ｍ）を有していて、ｍ本の縦（行）方向の
導線には、アドレスＫＡＤを指定するアドレス指定回路
２が接続されるとともに、ｎ本の横（列）方向の導線に
は、読み取り部３が接続されている。
路図であるが、この第４図において、１はキーマトリッ
クススイッチで、このキーマトリックススイッチ１は、
格子状に配設された導体［導体はｎ本が横（列）方向で
ｍ本が縦（行）方向に設けられている］の交点部分に合
計量ｎ個の開閉接点Ｋｉｊ（ｉ ＝ ｌ 〜ｍ 、 ｊ
＝ ｌ 〜ｍ）を有していて、ｍ本の縦（行）方向の
導線には、アドレスＫＡＤを指定するアドレス指定回路
２が接続されるとともに、ｎ本の横（列）方向の導線に
は、読み取り部３が接続されている。
ここで、各接点Ｋｉｊは対応する図示しないキーボタン
を押下することによりオンするものである。
を押下することによりオンするものである。
また、アドレス指定回路２はデコード部２１とアドレス
指定出力部２２とからなり、アドレス指定出力部２２と
してはトランジスタＴｒｉ−Ｔｒｍからなるオープンコ
レクタ型トランジスタ回路が使用されている。即ち、こ
のアドレス指定回路２では、そのデコード部２１に３ビ
ツトのアドレス情報ＫＡＤが入力されると、ｍビットの
アドレス情報に変換して、アドレス指定出力部２２のト
ランジスタＴｒｉ〜Ｔｒ園を適宜オンさせるようになっ
ている。
指定出力部２２とからなり、アドレス指定出力部２２と
してはトランジスタＴｒｉ−Ｔｒｍからなるオープンコ
レクタ型トランジスタ回路が使用されている。即ち、こ
のアドレス指定回路２では、そのデコード部２１に３ビ
ツトのアドレス情報ＫＡＤが入力されると、ｍビットの
アドレス情報に変換して、アドレス指定出力部２２のト
ランジスタＴｒｉ〜Ｔｒ園を適宜オンさせるようになっ
ている。
さらに、読み取り部３は複数（ｎ個）の読み取り回路３
１を有しており、各読み取り回路３１の出力から各接点
Ｋｉｊの開閉状態を読み取るようになっている。
１を有しており、各読み取り回路３１の出力から各接点
Ｋｉｊの開閉状態を読み取るようになっている。
なお、Ｒは読み取り回路３１と接点Ｋｉｊとの間に接続
点を有するプルアップ抵抗であり、読み取り回路３１の
出力を安定にするものである。
点を有するプルアップ抵抗であり、読み取り回路３１の
出力を安定にするものである。
このような構成により、キーボタンを押下して例えば第
５図に示すごとく対応する接点Ｋｌｌをオンさせると、
このオンした接点Ｋｌｌからアドレス指定出力部２２の
オンしたトランジスタＴｒｉを介してアースレベルに落
ちて電流ＩＮが流れ、接真Ｋｌｌに接続されている読み
取り回路３１の出力が０になる。なお、他の接点Ｋｉｊ
についても同様である。
５図に示すごとく対応する接点Ｋｌｌをオンさせると、
このオンした接点Ｋｌｌからアドレス指定出力部２２の
オンしたトランジスタＴｒｉを介してアースレベルに落
ちて電流ＩＮが流れ、接真Ｋｌｌに接続されている読み
取り回路３１の出力が０になる。なお、他の接点Ｋｉｊ
についても同様である。
このようにキーボタンを押下して対応する接点Ｋｉｊを
オンさせることにより、読み取り回路３１の出力レベル
が変化することを利用して、各接点Ｋｉｊの開閉状態を
読み取ることができる。
オンさせることにより、読み取り回路３１の出力レベル
が変化することを利用して、各接点Ｋｉｊの開閉状態を
読み取ることができる。
ところで、種々の事情から、上記のようなデコード部２
１の出力部分にオープンコレクタ型トランジスタ回路を
使用せずに、第６図に示すごとく。
１の出力部分にオープンコレクタ型トランジスタ回路を
使用せずに、第６図に示すごとく。
アドレス指定回路２におけるアドレス指定出力部２２に
トランジスタ対からなるトーテムポール型素子Ｔ１〜Ｔ
ｍを使用したい場合がある。
トランジスタ対からなるトーテムポール型素子Ｔ１〜Ｔ
ｍを使用したい場合がある。
ここで、トーテムポール型素子とは、トランジスタを対
にして、一方のトランジスタのエミッタと他方のトラン
ジスタのコレクタとを接続したもので、一方のトランジ
スタのコレクタには抵抗を介して電源が接続され、他方
のトランジスタのエミッタはアースされている。これに
より、一方のトランジスタがハイレベル側のトランジス
タとなり、他方のトランジスタがローレベル側のトラン
ジスタとなる。また、両トランジスタのベースには、ト
ランジスタ駆動信号が供給されるようになっており、一
方のトランジスタがオンまたはオフのときは、他方のト
ランジスタはオフまたはオンとなるようになっている。
にして、一方のトランジスタのエミッタと他方のトラン
ジスタのコレクタとを接続したもので、一方のトランジ
スタのコレクタには抵抗を介して電源が接続され、他方
のトランジスタのエミッタはアースされている。これに
より、一方のトランジスタがハイレベル側のトランジス
タとなり、他方のトランジスタがローレベル側のトラン
ジスタとなる。また、両トランジスタのベースには、ト
ランジスタ駆動信号が供給されるようになっており、一
方のトランジスタがオンまたはオフのときは、他方のト
ランジスタはオフまたはオンとなるようになっている。
［発明が解決しようとする課題］
しかしながら、このようにデコード部の出力部分を、オ
ープンコレクタ型素子の代わりに、単にトーテムポール
型素子にしたものでは、次のような問題点がある。
ープンコレクタ型素子の代わりに、単にトーテムポール
型素子にしたものでは、次のような問題点がある。
すなわち、２つのキーを一度に押下して例えば第７図に
示すごとくそれぞれ対応する接点に１１゜ＫＩＩｌｌを
共にオンにしたキーの二重押下時では、本来オンされる
べき接点Ｋｌｌに対応するトーテムポール型素子Ｔ１の
ハイレベル側トランジスタはオフ、ローレベル側トラン
ジスタはオンとなっていおり、本来オンされるべきでな
い接点Ｋ１ｍに対応するトーテムポール型素子Ｔｍのハ
イレベル側トランジスタはオン、ローレベル側トランジ
スタはオフとなっているので、トーテムポール型素子Ｔ
Ｉのオン状態のローレベル側トランジスタがアースに落
ちて、第７図に１点鎖線で示すように電流ＸＷが流れ、
トーテムポール型素子Ｔｌ、Ｔｍの出力どうしが短絡し
てしまう。そして、この状態を続けると、トーテムポー
ル型素子Ｔｍのオンしているハイレベル側トランジスタ
（このトランジスタは小容量素子）が破損してしまうお
それがある。
示すごとくそれぞれ対応する接点に１１゜ＫＩＩｌｌを
共にオンにしたキーの二重押下時では、本来オンされる
べき接点Ｋｌｌに対応するトーテムポール型素子Ｔ１の
ハイレベル側トランジスタはオフ、ローレベル側トラン
ジスタはオンとなっていおり、本来オンされるべきでな
い接点Ｋ１ｍに対応するトーテムポール型素子Ｔｍのハ
イレベル側トランジスタはオン、ローレベル側トランジ
スタはオフとなっているので、トーテムポール型素子Ｔ
Ｉのオン状態のローレベル側トランジスタがアースに落
ちて、第７図に１点鎖線で示すように電流ＸＷが流れ、
トーテムポール型素子Ｔｌ、Ｔｍの出力どうしが短絡し
てしまう。そして、この状態を続けると、トーテムポー
ル型素子Ｔｍのオンしているハイレベル側トランジスタ
（このトランジスタは小容量素子）が破損してしまうお
それがある。
なお、第４図に示すものでは、２つのキーを一度に押下
して例えば第５図に示すごとくそれぞれ対応する接点Ｋ
ｌｌ、Ｋ１ｍを共にオンにしたキーの二重押下時でも、
接点ＫｌｌからトランジスタＴｒｌを通じて電流ＩＮが
流れるものの、他のトランジスタには電流は流れない。
して例えば第５図に示すごとくそれぞれ対応する接点Ｋ
ｌｌ、Ｋ１ｍを共にオンにしたキーの二重押下時でも、
接点ＫｌｌからトランジスタＴｒｌを通じて電流ＩＮが
流れるものの、他のトランジスタには電流は流れない。
また、上記のごとく電流Ｉｗが流れると、Ａ点（プルア
ップ抵抗Ｒの接続点）の電位がハイレベルとローレベル
との中間電位となってしまう（第８図の電気回路図参照
）ので、安定した読み取りができなくなるという問題点
もある。
ップ抵抗Ｒの接続点）の電位がハイレベルとローレベル
との中間電位となってしまう（第８図の電気回路図参照
）ので、安定した読み取りができなくなるという問題点
もある。
本発明は、このような問題点を解決しようとするもので
、キーマトリックススイッチ装置における例えばデコー
ド部の出力部分をトーテムポール型素子にした場合に、
キーの二重押下操作が行なわれても、素子を破壊するこ
とがないようにした、キーマトリックススイッチ装置を
提供することを目的とする。
、キーマトリックススイッチ装置における例えばデコー
ド部の出力部分をトーテムポール型素子にした場合に、
キーの二重押下操作が行なわれても、素子を破壊するこ
とがないようにした、キーマトリックススイッチ装置を
提供することを目的とする。
［課題を解決するための手段］
第１図は本発明の詳細な説明するための電気回路図であ
る。
る。
この第１図において、１はキーマトリックススイッチで
、このキーマトリックススイッチ１は、格子状に配設さ
れた導体［導体はｎ本が横（列）方向でｍ本が縦（行）
方向に設けられている］の交点部分に合計量ｎ個の開閉
接点Ｋｉｊ（ｉ ＝ １〜ｎ、ｊ＝１〜ｍ）を有してい
て、行方向および列方向のうちの一方の方向に向けて配
設された導体のそれぞれにトランジスタ対からなるトー
テムポール型素子Ｔ１〜Ｔｍが接続されるとともに、行
方向および列方向のうちの他方の方向に向けて配設され
た導体のそれぞれから読み取り部３（この読み取り部３
はｎ個の読み取り回路３１を有する）を介して接点Ｋｉ
ｊの開閉状態を読み取るようになっている。
、このキーマトリックススイッチ１は、格子状に配設さ
れた導体［導体はｎ本が横（列）方向でｍ本が縦（行）
方向に設けられている］の交点部分に合計量ｎ個の開閉
接点Ｋｉｊ（ｉ ＝ １〜ｎ、ｊ＝１〜ｍ）を有してい
て、行方向および列方向のうちの一方の方向に向けて配
設された導体のそれぞれにトランジスタ対からなるトー
テムポール型素子Ｔ１〜Ｔｍが接続されるとともに、行
方向および列方向のうちの他方の方向に向けて配設され
た導体のそれぞれから読み取り部３（この読み取り部３
はｎ個の読み取り回路３１を有する）を介して接点Ｋｉ
ｊの開閉状態を読み取るようになっている。
そして、トーテムポール型素子Ｔ１〜Ｔｍの接点Ｋ １
１〜Ｋｎｌ；〜； Ｋ １ｍ−Ｋｎｍとの接続導線上に
、それぞれトーテムポール型素子Ｔ１〜Ｔｍから接点Ｋ
ｌｌ〜Ｋｎｌ雪〜； Ｋｌｍ”Ｋｎｍへ電流が流れるの
を阻止するダイオードＤ１〜Ｄｍが介装されている。
１〜Ｋｎｌ；〜； Ｋ １ｍ−Ｋｎｍとの接続導線上に
、それぞれトーテムポール型素子Ｔ１〜Ｔｍから接点Ｋ
ｌｌ〜Ｋｎｌ雪〜； Ｋｌｍ”Ｋｎｍへ電流が流れるの
を阻止するダイオードＤ１〜Ｄｍが介装されている。
ここで、各接点Ｋｉｊは対応する図示しないキーボタン
を押下することによりオンするものである。
を押下することによりオンするものである。
なお、Ｒは読み取り回路３１と接点Ｋｊｊとの間に接続
点を有するプルアップ抵抗である。
点を有するプルアップ抵抗である。
［作 用］
このような構成により、キーボタンを押下して例えば対
応する接点Ｋｌｌをオンさせると、このオンした接点Ｋ
ｌｌからダイオードＤ１およびトーテムポール型素子Ｔ
ｌを介してアースレベルに落ちるため、読み取り回路３
１の出力レベルが変化し、これにより接点Ｋｌｌの開閉
状態を読み取ることが行なわれる。
応する接点Ｋｌｌをオンさせると、このオンした接点Ｋ
ｌｌからダイオードＤ１およびトーテムポール型素子Ｔ
ｌを介してアースレベルに落ちるため、読み取り回路３
１の出力レベルが変化し、これにより接点Ｋｌｌの開閉
状態を読み取ることが行なわれる。
次に、２つのキーを一度に押下することにより、接点Ｋ
ｌｌ以外に誤って接点Ｋｎ＋１もオンさせてしまったキ
ーの二重押下時には、接点ＫｌｌからダイオードＤ１お
よびトーテムポール型素子Ｔ１のオン状態にあるローレ
ベル側トランジスタを通じて電流が流れるものの、トー
テムポール型素子Ｔ１１のオン状態にあるハイレベル側
トランジスタには、ダイオードＤａの作用により、電流
は流れない。
ｌｌ以外に誤って接点Ｋｎ＋１もオンさせてしまったキ
ーの二重押下時には、接点ＫｌｌからダイオードＤ１お
よびトーテムポール型素子Ｔ１のオン状態にあるローレ
ベル側トランジスタを通じて電流が流れるものの、トー
テムポール型素子Ｔ１１のオン状態にあるハイレベル側
トランジスタには、ダイオードＤａの作用により、電流
は流れない。
［実施例］
以下、図面を参照して本発明の詳細な説明する。
第２図は本発明の一実施例を示す電気回路図であるが、
この第２図に示す実施例は、第６図に示す従来のものと
は、デコード部２１の出力部分に、オープンコレクタ型
トランジスタ回路を使用せずに、トランジスタ対からな
るトーテムポール型素子Ｔ１〜Ｔ鵬を使用した点が異な
り、更に第６図に示したものとは、トーテムポール型素
子Ｔ１〜Ｔｍの対応する接点Ｋ １１〜Ｋｎｌ；〜；
Ｋ １ｍ” Ｋｎｍとの接続導線上に、それぞれトーテ
ムポール型素子Ｔ１”Ｔｍから接点Ｋｌｌ〜Ｋｎｌ；〜
； Ｋ１ｍ〜Ｋｎｍへ電流が流れるのを阻止するダイオ
ードＤＩ−Ｄ鵬が介装されている点が異なり、その他の
部分はほぼ同様である。
この第２図に示す実施例は、第６図に示す従来のものと
は、デコード部２１の出力部分に、オープンコレクタ型
トランジスタ回路を使用せずに、トランジスタ対からな
るトーテムポール型素子Ｔ１〜Ｔ鵬を使用した点が異な
り、更に第６図に示したものとは、トーテムポール型素
子Ｔ１〜Ｔｍの対応する接点Ｋ １１〜Ｋｎｌ；〜；
Ｋ １ｍ” Ｋｎｍとの接続導線上に、それぞれトーテ
ムポール型素子Ｔ１”Ｔｍから接点Ｋｌｌ〜Ｋｎｌ；〜
； Ｋ１ｍ〜Ｋｎｍへ電流が流れるのを阻止するダイオ
ードＤＩ−Ｄ鵬が介装されている点が異なり、その他の
部分はほぼ同様である。
なお、各トーテムポール型素子の両トランジスタのベー
スにはデコード部２１からトランジスタ駆動信号が供給
されるようになっており、一方のトランジスタがオンま
たはオフのときは、他方のトランジスタはオフまたはオ
ンとなるようになっている。
スにはデコード部２１からトランジスタ駆動信号が供給
されるようになっており、一方のトランジスタがオンま
たはオフのときは、他方のトランジスタはオフまたはオ
ンとなるようになっている。
したがって、キーボタンを押下して例えば対応する接点
Ｋｌｌをオンさせると、このオンした接点Ｋｌｌからダ
イオードＤＩおよびトーテムポール型素子Ｔ１のオンし
ているローレベル側トランジスタを介してアースレベル
に落ちるため、ドライバ回路３１の出力レベルが変化し
、これにより接点Ｋｌｌの開閉状態を読み取ることが行
なわれる。
Ｋｌｌをオンさせると、このオンした接点Ｋｌｌからダ
イオードＤＩおよびトーテムポール型素子Ｔ１のオンし
ているローレベル側トランジスタを介してアースレベル
に落ちるため、ドライバ回路３１の出力レベルが変化し
、これにより接点Ｋｌｌの開閉状態を読み取ることが行
なわれる。
次に、第３図に示すように２つのキーを一度に押下する
ことにより、例えば接点Ｋｌｌ以外に誤って接点Ｋｍｌ
もオンさせてしまったキーの二重押下時を考えると、こ
の場合は、本来オンされるべき接点Ｋｌｌに対応するト
ーテムポール型素子ＴＩのハイレベル側トランジスタは
オフ、ローレベル側トランジスタはオンとなっていおり
、本来オンされるべきでない接点Ｋ１ｍに対応するトー
テムポール型素子Ｔｍのハイレベル側トランジスタはオ
ン。
ことにより、例えば接点Ｋｌｌ以外に誤って接点Ｋｍｌ
もオンさせてしまったキーの二重押下時を考えると、こ
の場合は、本来オンされるべき接点Ｋｌｌに対応するト
ーテムポール型素子ＴＩのハイレベル側トランジスタは
オフ、ローレベル側トランジスタはオンとなっていおり
、本来オンされるべきでない接点Ｋ１ｍに対応するトー
テムポール型素子Ｔｍのハイレベル側トランジスタはオ
ン。
ローレベル側トランジスタはオフとなっているので、接
点ＫｌｌからダイオードＤ１およびトーテムポール型素
子ＴＩのオンしているローレベル側トランジスタを通じ
て電流ＩＮが流れるものの、トーテムポール型素子ＴＩ
のオンしているハイレベル側トランジスタには、ダイオ
ードＤｉ＋の作用により、電流は流れない。これにより
トーテムポール型素子Ｔｍのハイレベル側トランジスタ
（このトランジスタは小容量素子）が破損することがな
くなる。
点ＫｌｌからダイオードＤ１およびトーテムポール型素
子ＴＩのオンしているローレベル側トランジスタを通じ
て電流ＩＮが流れるものの、トーテムポール型素子ＴＩ
のオンしているハイレベル側トランジスタには、ダイオ
ードＤｉ＋の作用により、電流は流れない。これにより
トーテムポール型素子Ｔｍのハイレベル側トランジスタ
（このトランジスタは小容量素子）が破損することがな
くなる。
また、上記のようなキーの二重押下時に、トーテムポー
ル型素子Ｔｍのハイレベル側トランジスタに電流が流れ
ないので、Ａ点（プルアップ抵抗Ｒの接続点；第３図参
照）の電位がハイレベルとローレベルとの中間電位とな
ってしまうこともなく、上記のようなキーの二重押下時
においても、安定した読み取りが可能となる。
ル型素子Ｔｍのハイレベル側トランジスタに電流が流れ
ないので、Ａ点（プルアップ抵抗Ｒの接続点；第３図参
照）の電位がハイレベルとローレベルとの中間電位とな
ってしまうこともなく、上記のようなキーの二重押下時
においても、安定した読み取りが可能となる。
なお、他の接点Ｋｉｊについても同様の作用ないし効果
が得られることはいうまでもない。
が得られることはいうまでもない。
［発明の効果］
以上詳述したように、本発明のキーマトリックススイッ
チ装置によれば、トーテムポール型素子の接点との接続
導線上に、それぞれトーテムポール型素子から接点側へ
電流が流れるのを阻止するダイオードが介装されている
ので、キーの二重押下操作が行なわれても、素子を破壊
することがなく、しかも読み取りが不安定になることも
ないという利点がある。
チ装置によれば、トーテムポール型素子の接点との接続
導線上に、それぞれトーテムポール型素子から接点側へ
電流が流れるのを阻止するダイオードが介装されている
ので、キーの二重押下操作が行なわれても、素子を破壊
することがなく、しかも読み取りが不安定になることも
ないという利点がある。
第１図は本発明の詳細な説明するための電気回路図、
第２図は本発明の一実施例を示す電気回路図、第３図は
キーの二重押下時における作用を説明するための電気回
路図、 第４図は従来例を示す電気回路図、 第５図は従来例の作用を説明するための電気回略図。 第６図は他の従来例を示す電気回路図、第７，８図はい
ずれも他の従来例の作用を説明するための電気回路図、 第９図は中継台を有する電話交換システムを示すブロッ
ク図である。 図において。 １はマトリックススイッチ、 ２はアドレス指定回路。 ３は読み取り部、 ２１はデコード部。 ２２はアドレス指定出力部、 ３１は読み取り回路、 Ｄ１〜ＤＩＩｌはダイオード、 Ｋｉｊは接点、 Ｔ１〜Ｔｍはトーテムポール型素子である。 六−め二電オ甲下−ｈ４・汁ケ作りも古見唱すｌための
電近回蒔巳第３図 １−一一一マトリックススイッチ ３−−−−睦吋取り畜ｐ ３１ −−−− を売社恥りＵ］滌 ０１〜Ｄｍ−−−−ダ′イ才一ド゛ ｃ−− ネ溌ｇｒＡ／ｌｆｐ、１里ｎ兇明するためめ１１七ｍ兄
ト目第１図 １−−−−マトリッワスス不ン手 ２−一一一丁ＶＥ人才＠定同外 ３−−Ｐ旭峠取り苦ヤ ３１−一読用取り回路 １−一一一マトリックススイッチ ２ −一−−ｙドレスｊｅ’Ｆ−匡已訃３−一−−甫売
社取り壱ｐ ３１−−一一言売は取す回路 Ｋｉｊ −一−−詳点 本溌咀の一寅売脅１ｈホす市五回外口 第２図 イ芝采イダ・Ｉｔ７Ｔ’す１す１回洒Ｈ乙第４図 ６例顎町説明ロ橘電気回訃固 第５図 １−一一マトリックススイッ千 ２−一一一アド［ス４旨定１１ｚト ２２−−−−了ド゛しスｊ旨定１？ ３１−−−−六売社取り回路 ｅの剃９ト例・１のイＦ町吉焔帆勅だか電気口７番（ｎ
第７図 ｒ イで／１＃、来例１ホす型箔１司Ｋ）ｌ第６図
キーの二重押下時における作用を説明するための電気回
路図、 第４図は従来例を示す電気回路図、 第５図は従来例の作用を説明するための電気回略図。 第６図は他の従来例を示す電気回路図、第７，８図はい
ずれも他の従来例の作用を説明するための電気回路図、 第９図は中継台を有する電話交換システムを示すブロッ
ク図である。 図において。 １はマトリックススイッチ、 ２はアドレス指定回路。 ３は読み取り部、 ２１はデコード部。 ２２はアドレス指定出力部、 ３１は読み取り回路、 Ｄ１〜ＤＩＩｌはダイオード、 Ｋｉｊは接点、 Ｔ１〜Ｔｍはトーテムポール型素子である。 六−め二電オ甲下−ｈ４・汁ケ作りも古見唱すｌための
電近回蒔巳第３図 １−一一一マトリックススイッチ ３−−−−睦吋取り畜ｐ ３１ −−−− を売社恥りＵ］滌 ０１〜Ｄｍ−−−−ダ′イ才一ド゛ ｃ−− ネ溌ｇｒＡ／ｌｆｐ、１里ｎ兇明するためめ１１七ｍ兄
ト目第１図 １−−−−マトリッワスス不ン手 ２−一一一丁ＶＥ人才＠定同外 ３−−Ｐ旭峠取り苦ヤ ３１−一読用取り回路 １−一一一マトリックススイッチ ２ −一−−ｙドレスｊｅ’Ｆ−匡已訃３−一−−甫売
社取り壱ｐ ３１−−一一言売は取す回路 Ｋｉｊ −一−−詳点 本溌咀の一寅売脅１ｈホす市五回外口 第２図 イ芝采イダ・Ｉｔ７Ｔ’す１す１回洒Ｈ乙第４図 ６例顎町説明ロ橘電気回訃固 第５図 １−一一マトリックススイッ千 ２−一一一アド［ス４旨定１１ｚト ２２−−−−了ド゛しスｊ旨定１？ ３１−−−−六売社取り回路 ｅの剃９ト例・１のイＦ町吉焔帆勅だか電気口７番（ｎ
第７図 ｒ イで／１＃、来例１ホす型箔１司Ｋ）ｌ第６図
Claims (1)
- 【特許請求の範囲】 格子状に配設された導体の交点部分に開閉接点（Ｋｉｊ
）を有し、行方向および列方向のうちの一方の方向に向
けて配設された導体のそれぞれにトランジスタ対からな
るトーテムポール型素子（Ｔ１〜Ｔｍ）が接続されると
ともに、行方向および列方向のうちの他方の方向に向け
て配設された導体のそれぞれから該接点（Ｋｉｊ）の開
閉状態を読み取るキーマトリックススイッチ装置におい
て、 該トーテムポール型素子（Ｔ１〜Ｔｍ）の該接点（Ｋ１
１〜Ｋｎ１；〜；Ｋ１ｍ〜Ｋｎｍ）との接続導線上に、
それぞれ該トーテムポール型素子（Ｔ１〜Ｔｍ）から該
接点（Ｋ１１〜Ｋｎ１；〜；Ｋ１ｍ〜Ｋｎｍ）側へ電流
が流れるのを阻止するダイオード（Ｄ１〜Ｄｍ）が介装
されていることを 特徴とする、キーマトリックススイッチ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63174772A JPH0223412A (ja) | 1988-07-13 | 1988-07-13 | キーマトリックススイッチ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63174772A JPH0223412A (ja) | 1988-07-13 | 1988-07-13 | キーマトリックススイッチ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0223412A true JPH0223412A (ja) | 1990-01-25 |
Family
ID=15984401
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63174772A Pending JPH0223412A (ja) | 1988-07-13 | 1988-07-13 | キーマトリックススイッチ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0223412A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08122767A (ja) * | 1994-10-28 | 1996-05-17 | Nec Kagoshima Ltd | カラー液晶ディスプレイ |
-
1988
- 1988-07-13 JP JP63174772A patent/JPH0223412A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08122767A (ja) * | 1994-10-28 | 1996-05-17 | Nec Kagoshima Ltd | カラー液晶ディスプレイ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61501122A (ja) | 共用積項を有するプログラム可能なアレ−論理回路 | |
| EP0055551A2 (en) | Output buffer circuit | |
| JPH0223412A (ja) | キーマトリックススイッチ装置 | |
| US4365164A (en) | Vital contact isolation circuit | |
| US3786477A (en) | Method and circuit arrangement for selectively depicting like symbols with different configurations | |
| US3766404A (en) | Composite d.c. amplifier for use with a touch sensitive electronic switch | |
| JPS5816333A (ja) | 電子装置のキ−ボ−ド用集積回路 | |
| US3873978A (en) | Keyboard circuit | |
| JPH0715292A (ja) | 拡張可能な高速度ディジタルマルチプレクサ | |
| JPH0211179B2 (ja) | ||
| JP3021587B2 (ja) | キースイッチ操作情報取込み方法及びマトリクスキースイッチ装置 | |
| US3728530A (en) | Binary to decimal converter circuit | |
| JPH087694Y2 (ja) | ミューティング制御回路 | |
| JPS6012832B2 (ja) | 走査回路 | |
| JP2001142620A (ja) | キーボード | |
| JP2849641B2 (ja) | キーボード | |
| JPH02105395A (ja) | プログラマブル・リード・オンリー・メモリ | |
| JPS6129907A (ja) | プログラマブルコントロ−ラのプログラミング装置 | |
| KR960038534A (ko) | 스캔(scan)방식에 의한 프로그램어블 콘트롤러(plc)의 스위치 입력장치 및 그 제어방법 | |
| JPH02306717A (ja) | エミッタ結合論理回路装置 | |
| JPS644141Y2 (ja) | ||
| JPH06161633A (ja) | マトリクスキーボード | |
| KR20030053381A (ko) | 마이크로컴퓨터용 키보드 장치 | |
| JP2751387B2 (ja) | Ｅｃｌ回路の入力回路 | |
| JPS59147514A (ja) | 利得可変増幅回路 |