JPH02234241A - リセット・リトライ回路 - Google Patents

リセット・リトライ回路

Info

Publication number
JPH02234241A
JPH02234241A JP1053855A JP5385589A JPH02234241A JP H02234241 A JPH02234241 A JP H02234241A JP 1053855 A JP1053855 A JP 1053855A JP 5385589 A JP5385589 A JP 5385589A JP H02234241 A JPH02234241 A JP H02234241A
Authority
JP
Japan
Prior art keywords
hardware
reset
error
errors
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1053855A
Other languages
English (en)
Inventor
Toru Maeda
徹 前田
Noriyoshi Miyajima
宮嶋 教至
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Industry and Control Solutions Co Ltd
Original Assignee
Hitachi Engineering Co Ltd Ibaraki
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Engineering Co Ltd Ibaraki, Hitachi Ltd filed Critical Hitachi Engineering Co Ltd Ibaraki
Priority to JP1053855A priority Critical patent/JPH02234241A/ja
Publication of JPH02234241A publication Critical patent/JPH02234241A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Safety Devices In Control Systems (AREA)
  • Retry When Errors Occur (AREA)
  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、マイクロプロセッサユニット(以下MPU)
応用製品に係り、特に、各種システムの制御系,保護系
など高信頼度を要求される場合に好適な,エラー発生時
のリセット・リトライ方式に関する。
〔従来の技術〕
従来、MPU応用製品は、[ディジタル回路のオートリ
セット回路」に記載のように,電源の投入、遮断時等、
電源電圧が定格外である場合にハードウェアをリセット
する方式が採られていた。
〔発明が解決しようとする課題〕
上記従来技術は,ハードウェアリセットに依らなければ
回復不能なエラーの発生の際のリセットについては考慮
されておらず、このため、エラーの発生の際には、装置
をダウンさせざるをえないという問題があった。
本発明の目的は、エラーの発生の際には、ハードウェア
リセットによる自動回復により,インターミツテントな
エラーによるダウンを防止し、真に、致命的なハード故
障によるエラーの場合のみダウンさせるリセッ・ト・リ
トライ回路を提供することにある。
(lllifiを解決するための手段〕上記目的は,ハ
ードウェアリセットによる回復が必要なエラーの発生を
検出した際には、ハードウェアリセットを実施し、かつ
、エラーが、ハード故障に起因する場合など、連続して
発生する場合には、エラーの発生間隔が一定時間内であ
ることをもって装置を停止させる方式とすることにより
達成される。
〔作用〕
ハードウェアリセットの必要なエラーが検出された際に
は,本方式によりハードウェアリセットが実施されるた
め,リセットスタートによる自動回復が可能となる。こ
れによってエラーがインターミツテントなものであった
場合には、以後、正常稼動が可能である。
一方、エラーがハードウェア故障等による連続的なもの
であった場合には、この動作゛による自動復帰後もエラ
ーが再度発生するため,このエラーの発生間隔が一定時
間内であることをもって装置を停止させる方式により、
真に致命的な場合のみの停止が実現される。
〔実施例〕
以下、本発明の一実施例を説明する。
第1図は、本発明の一実施例を示す。
本実施例は、ウオッチドッグタイマ13,パリテイチェ
ツカ14によるハードウェアリセットの必要なエラーの
検出部と、エラーの発生時点を認識するためのフリップ
/フロツプ2と、エラーの発生時点からの経過時間を計
測するためのワンショットマルチバイブレータ4と、エ
ラー発生時にハードウェアリセットを実施するためのワ
ンショツ1・マノレチバイブレータ9と、一回目のエラ
ーから一定時間内に再度エラーが発生した場合にハード
ウェアを停止させるための停止用フリツプ/フロツプ5
、及び,電源電圧を蛤視して通常のハードウェアリセッ
トを実施するためのリセット回路15とから構成される
以下、本実施例の動作を説明する。
まず、電源投入、遮断時等の電rX電圧不確定時には、
リセット回路15により、リセット信号7が出力され、
リセットイコ号11・が出力されてハードウェアがリセ
ットされる。
正常稼動は、ウオッチドッグタイマ13、及び.パリテ
イチェツカ14により監視され、ウオッチドッグタイマ
13は、MPUの暴走を、パリテイチェツカ14は、M
PUのデータパス上の誤まりの発生を検出し、いずれの
エラー発生時もハードウェアリセットによる回復が必要
である。
このいずれかのエラーが発生するとエラー検出信号1が
出力され、この発生時点、すなわち、エラー,検出信号
1の立上がりエッジを、フリップ/フロツプ2で検出す
る。この結果、エラー信号3が出力されるとワンショッ
トマルチバイブレータ4がトリガされ、あらかじめ設定
されたワンショット時間の間リセット起動信号6が出力
される。
このリセット起動信号6の立上がりエッジでワンショッ
トマルチバイブレータ9がトリガされると、エラーリセ
ット信号10が出力され、その結果、リセット信号Bl
lが出力されてハードウェアリセットが実施される。
以上により,エラー発生時のハードウェアリセットが実
呪される. 一方,一度エラーが発生して、上記の動作によりワンシ
ョットマルチバイブレータ4の出力であるリセット起動
信号6が出力されているワンショット時間の間に,再度
、エラーが発生して、エラー検出信号1の立上がりエッ
ジが発生すると、停止用フリツプ/フロツプ5によりリ
セット起動信号6が取り込まれ、停止信号12が出力さ
れる。
この停止信号12の出力をもって停止用フリップ/フロ
ップ5は、ロックされ、かつ、ハードウェアを停止させ
る。
この動作を第2図のタイムチャートを用いて説明する。
エラー発生により、エラー検出信″:″,1がアクティ
ブになるとその立上がりエッジでエラー借号3がアクテ
ィブになる。エラー信号3の立上がりエッジでリセット
起動信号6がアクティブになるとリセット信号Bllが
アクティブとなり、ハードウェアはリセットされる。
エラー検出信号1の立上がりエッジで、リセット起動信
号6のレベルが停止信号12に反映されるが、エラー検
出信号1の立上がりエッジの時点では、リセット起動信
号6はローレベルのため、停止信号12はハイのままで
あり、ハードウェアは、リセット信号11がインアクテ
ィブとなってリセットが終了すると、再度、稼動し、エ
ラーから復帰する。
ここでリセット起動信号6は、ワンショット時間Tの間
アクティブ(ハイレベル)になっているが、一度、エラ
ーが発生してから、自動復帰して稼動中に、t l>T
となるような時間1x後に、再度、エラーが発生しても
エラーによるエラー検呂信号1の立上がりエッジでは、
既に、リセット起動信号6はロー・レベルであるため、
停止信号12はハイ・レベルのままであり、再度、リセ
ットされた後,自動復帰する。
このように、ごく散発的に発生する可能性のあるインタ
ーミツテントな,ノイズ等によるエラーの場合には,自
動復帰が可能である。
一方、ハードウェア故障などにより、エラーが発生する
場合は、頻発するため、エラーの発生間隔t 2 < 
’l’となり、この場合には、一つ前のエラーによりア
クティブとなっているリセット起動信号6のハイ・レベ
ルが,エラー検出信号1の立上がリエッジで停止信号1
2に伝達され、この結果、リセットは行なわれず,ハー
ドウェアは停止させられる. このように,まれに発生するインターミツテントなエラ
ーでは、リセットによる自動復帰が可能で、ハード故障
等、エラーにより、リセットして自動復帰させようとし
ても、すぐ、再度エラーの発生する場合には、ハードウ
ェアを停止させることができる. 本実施例によれば、リセットによる自動復帰の可能なイ
ンターミツテントなエラーの場合には、自動復帰による
リトライが可能で、真に、致命的なハード故障等による
エラーの切り分けをワンショットマルチバイブレータ4
に設定するワンショット時間で変えられるため、各種の
ハードウェアに対して容易に最適化でき、よりダウンし
にくい、高信頼度のハードウェアを実現することができ
る。
〔発明の効果〕
本発明によれば、インターミツテントなエラーでは,ダ
ウンせずにリセットスタートにより自動復帰し、真に致
命的な、ハード故障等、エラーが゛連続的、あるいは高
い頻度で発生する場合のみ停止させることができる。
【図面の簡単な説明】
第1図は、本発明の一実施例の回路図、第2図は第1図
の動作を説明するタイミングチャートである。 2・・・フリップ/フロップ、4・・・ワンショットマ
ルチバイブレータ、5・・・停止用フリツプ/フロップ

Claims (1)

    【特許請求の範囲】
  1. 1、マイクロプロセッサ応用製品において、ハードウェ
    アリセットに依らなければ回復の不可能なエラーの発生
    を検出した際には前記ハードウェアリセットを実施し、
    前記エラーの発生間隔が一定時間以内である際には、前
    記ハードウェアを停止させることとしたことを特徴とす
    るリセット・リトライ回路。
JP1053855A 1989-03-08 1989-03-08 リセット・リトライ回路 Pending JPH02234241A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1053855A JPH02234241A (ja) 1989-03-08 1989-03-08 リセット・リトライ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1053855A JPH02234241A (ja) 1989-03-08 1989-03-08 リセット・リトライ回路

Publications (1)

Publication Number Publication Date
JPH02234241A true JPH02234241A (ja) 1990-09-17

Family

ID=12954386

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1053855A Pending JPH02234241A (ja) 1989-03-08 1989-03-08 リセット・リトライ回路

Country Status (1)

Country Link
JP (1) JPH02234241A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05114061A (ja) * 1991-10-23 1993-05-07 Toshiba Corp 紙葉類処理装置
JP2009520290A (ja) * 2005-12-22 2009-05-21 ローベルト ボッシュ ゲゼルシャフト ミット ベシュレンクテル ハフツング 耐故障性があるプロセッサシステム
JP2017517060A (ja) * 2014-06-24 2017-06-22 華為技術有限公司Huawei Technologies Co.,Ltd. 障害処理方法、関連装置、およびコンピュータ

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05114061A (ja) * 1991-10-23 1993-05-07 Toshiba Corp 紙葉類処理装置
JP2009520290A (ja) * 2005-12-22 2009-05-21 ローベルト ボッシュ ゲゼルシャフト ミット ベシュレンクテル ハフツング 耐故障性があるプロセッサシステム
JP2017517060A (ja) * 2014-06-24 2017-06-22 華為技術有限公司Huawei Technologies Co.,Ltd. 障害処理方法、関連装置、およびコンピュータ
US10353763B2 (en) 2014-06-24 2019-07-16 Huawei Technologies Co., Ltd. Fault processing method, related apparatus, and computer
US11360842B2 (en) 2014-06-24 2022-06-14 Huawei Technologies Co., Ltd. Fault processing method, related apparatus, and computer

Similar Documents

Publication Publication Date Title
JPH02234241A (ja) リセット・リトライ回路
JPH11259340A (ja) コンピュータの再起動制御回路
JP4534995B2 (ja) ディジタル形保護継電装置のリスタート方式
JPH1078896A (ja) 産業用電子計算機
JP3724034B2 (ja) 生産設備用制御回路
JPS5855535B2 (ja) 車両用マルチコンピユ−タ装置
JPH04363729A (ja) 計算機システム
JPH02293939A (ja) スタックオーバーフロー検出時処理方式
JP2004317365A (ja) 制御機器用リセットicの故障検出回路
JP3107104B2 (ja) 待機冗長方式
KR100408266B1 (ko) 컴퓨터 시스템의 폴트 자동 복구장치
CN121785872A (zh) 一种微控制器的多维度异常监控装置及方法
JPH04332047A (ja) 冗長計算機システムの同期外れ時の切替方式
JPH04291610A (ja) マイクロコンピュータのリセット回路
JPH1051515A (ja) 通信異常検出装置
JPS5827559B2 (ja) コウツウシンゴウセイギヨソウチノ イジヨウカンシカイロ
JPH0242508A (ja) プログラマブルコントローラ
JPH0736244U (ja) 演算処理装置の異常検出装置
JPS63296116A (ja) 電源断監視回路方式
JPH01231153A (ja) 障害処理方式
JPS60195648A (ja) マイクロプロセツサの誤動作検出方式
JPH0277854A (ja) マイクロプロセッサのリセット方式
JPH02245939A (ja) パリティ検査装置
JPS58140827A (ja) 入出力制御装置
KR20010011631A (ko) 이중화 시스템에서 보드 선택 및 에러 복구장치 및 방법