JPH02234289A - パターン情報処理装置及び方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はパターン発生装置、特にビットマップフォント
．ベクトルフォント，ストロークフォントなどのフォン
トからビットマップフォントを作り出すパターン発生装
置に関するものである．［従来の技術］ 従来、パターン発生装置は単一のパターン発生部で構成
されており、通常はこのパターン発生部ですべてのパタ
ーンを発生していた。

［発明が解決しようとしている課題］ しかしながら、上記従来例では単一のパターン発生部で
複数の論理をあつかうため、次のような欠点があった。

（１）処理が複雑になり、文字展開・転送速度が低下す
る。

（２）拡張が困難である。

（３）マルチＣＰＵ構成にした場合の処理が複雑になる
。

本発明は、前記従来の欠点を除去し、処理を容易かつ高
速に行い、拡張を容易にし、複雑な論理を持った展開を
可能にしたパターン発生装置を提供する． ［課題を解決するための手段］ この課題を解決するために、本発明のパターン発生装置
は、入力データに対応して１つのパターンを記憶するパ
ターン記憶手段と、パターン発生方式と発生したパター
ンを展開する際の論理との少なくとも一方が異なる複数
のパターン発生手段と、前記パターン記憶手段に記憶さ
れたパターンを発生する際に、入力データに対応して前
記複数のパターン発生手段を選択する選択手段とを備え
る。

更に、パターン発生手段によりパターンを展開もしくは
訂正する際の方式及び／′又は論理を、パターン発生手
段毎に指示．変更もしくは固定的に指定する指定手段を
備える。

［作用コ かかる構成により、パターンを発生する際に、人力デー
タに対応して、パターン発生方式と発生したパターンを
展開する際の論理との少なくとも一方が異なる複数のパ
ターン発生手段を選択してパターンの発生を行うため、
処理を容易かつ高速に行い、拡張を容易にし、複雑な論
理を持った展開を可能にした。

［実施例］ 以下、添付図面に従って本発明の実施例を説明する。尚
、本実施例では文字パターン発生装置な説明するが、こ
れに限定されず図形パターン等の他のパターン発生にも
適用できる。

〈第１実施例〉 第１図は本実施例の文字パターン発生装置の構成を示す
ブロック図である。

同図において、ｌは図示しない外部装置よりのデータを
受信するところのデータ入力部、２はプログラムエリア
３に格納されたプログラムに従ってシステムを制御する
ところの制御用ＣＰＵ、３は情報記憶用のＲＡＭであり
、制御プログラムを格納するところのプログラムエリア
３ａを有する。４は第１の文字パターン発生部であり、
パターン情報記憶部６よりパターンを読み出しフレーム
バツファ７に論理和（ＯＲ）で書き込む。５は第２の文
字パターン発生部であり、パターン情報記憶部６よりパ
ターンを読み出し、白黒のビットを反転してフレームバ
ツファ７に論理積（ＡＮＤ）で書き込む．６はパターン
情報記憶部であり、ビットマップ方式によりパターンを
記憶する。７はフレームバツファであり、文字パターン
発生装置の出力インタフェースとして用いられる。

第２Ａ図，第２Ｂ図にパターン情報記憶部６に格納され
たパターンの一例を示す。第２Ａ図は文字“Ａ”のパタ
ーンをビットマップ形式で示したものであり、第２Ｂ図
は第２Ａ図で表わされたパターンをヘキサ形式で表わし
たものである。

データがどのような形式で表わされていても、あくまで
表現上の問題だけであり、本質には関係がないことは明
らかである。

第３Ａ図は文字パターン発生部４の動作を図示したもの
であり、ｌ１はパターン情報記憶部６に記憶されたパタ
ーン、１２は文字パターン発生部４からフレームバツフ
ァ７に送出されたパターンであり、フレームバツファ７
には論理和（ＯＲ）で書き込まれる。

第３Ｂ図は文字パターン発生部５の動作を図示したもの
であり、パターン１１を読み出し、文字パターン発生部
５においてビット反転する。１３はフレームバツファ７
に送出されたパターンであり、フレームバツファ７には
論理積（ＡＮＤ）で書き込まれる。

第４Ａ図はフレームバツファ７上のデータと文字パター
ン発生部４より送出されるデータの関係を示した図であ
り、２ｌはフレームバッファ７上のデータ、２２はパタ
ーン情報記憶部６に記憶されたパターンであり、点線は
フレームバッファとの位置関係を示すものである。２３
はパターン２２を文字パターン発生部４がフレームバツ
ファ７に送出した後のフレームバツファ７上のデータを
示す。

第４Ｂ図はフレームバツファ７上のデータと文字パター
ン発生部５より送出されるデータの関係を示した図であ
る。２４はパターン２２を文字パターン発生部５がフレ
ームバッファ７に送出した後のフレームバツファ７上の
データを示す。

次に本実施例の文字パターン発生装置の動作を、第５図
，第６Ａ図．第６Ｂ図のフローチャートを用いて説明す
る。

第５図は制御用ＣＰＵ２のフローチャートである。ステ
ップＳ１０１では第１図におけるデータ入力部ｌでフォ
ント，印字位置データ，印字属性などを受信する。ステ
ップＳ１０２では論理和（ＯＲ）印字か否かを判断し、
論理和（ＯＲ）印字であればステップＳ１０３に進み、
そうでなければステップＳ１０４に進む。ステップ３１
０３では文字パターン発生部４を起動して印字位置．文
字コードのデータを与える。

ステップＳ１０４では文字パターン発生部５を起動して
印字位置，文字コードのデータを与える。上記手順はプ
ログラムエリア３に記憶されている。

第６Ａ図は本実施例における文字パターン発生部４の動
作を示すフローチャートであり、ステップＳ１１１にお
いて文字コード．印字位万をうけとり、ステップＳｌ　
１２で文字コードに応じたパターンをパターン情報記憶
部６から読み出し、ステップＳ１１３で印字位置に従っ
て、パターンをフレームバッファ７に論理和（ＯＲ）で
書き込む。

第６Ｂ図は本実施例における文字パターン発生部５の動
作を示すフローチャートであり、ステップＳ１１４にお
いて文字コード，印字位置をうけとり、ステップＳ１１
５で文字コードに応じたパターンをパターン情報記憶部
６から読み出し、ステップＳ１１６でパターンのビット
を反転し、ステップＳ１１７で印字位置に従ってパター
ンをフレームバツファ７に論理積（ＡＮＤ）で書き込む
。

第７図は本実施例の文字パターン発生装置で文字“Ａ”
の白ぬき文字（袋文字）を印字するための入力データ例
である。第７図では文字“八”のパターンを９回論理和
（ＯＲ）で書き込み、次に１回論理積（ＡＮＤ）で書き
込みを行っている。この例では単一の文字パターン発生
部を用いる文字パターン発生装置に比べ文字パターン発
生部が使用される合計回数（時間）は変わらないが、１
つの文字パターン発生部で比べると、多い方でも１割使
用回数が減っている。単一の文字パターン発生部で複数
の論理を処理する複雑さを考えると、処理時間の差はさ
らに大きい。

このとき、空いている文字パターン発生部は他の処理を
行うことが可能である。

第８図は第７図のデータから発生した文字パターンであ
る。

上記第１実施例の効果として以下の様な点があげられる
。

（１）一つ一つの文字パターン発生部の構造が簡単にな
る。

（２）文字パターン発生部としては、サブルーチン，単
一ＣＰＵにおけるマルチタスク．複数のＣＰＵによるマ
ルチＣＰＵ構成とさまざまな構成がとれ、かつ実施が容
易である。

（３）文字パターン発生部がベクトルフォント．アウト
ラインフォント等、処理時間のかかる処理を行った場合
も同等の効果が得られる。特にマルチＣＰＵ構成にした
時の回路構成．処理の容易さ，速度においてすぐれる． （４）拡張が単一機能もしくは限定された機能を持つ文
字パターン発生部の追加で簡単に行える。

く第２実施例〉 第１図の構成における文字パターン発生装置において、
文字パターン発生部４，文字パターン発生部５、各々に
おける描画論理を変更可能としたときの実施例を以下に
示す。

第１図のデータ入力部１．パターン情報記憶部６，フレ
ームバツファ７は、前記第１実施例と同一の動作を行う
。文字パターン発生部４．文字パターン発生部５はとも
に印字位置，文字コード．描画論理を指定され、フレー
ムバツファ７の指定された位置に指定された文字コード
の．文字を指定された描画論理で描く。このときの制御
用ＣＰＵの動作を第９図のフローチャートを用いて説明
する。

まずステップＳｌ２０の処理で印字位置，文字コード．
描画論理が入力される。次にステップＳ１２１で文字パ
ターン発生部４が動作中かを調べ、動作中であればステ
ップＳ１２２に進み、動作中でなければステップＳ１２
３に進む。

ステップＳ１２２では文字パターン発生部５が動作中か
否かを調べ、動作中であればステップＳ１２１に戻り、
文字パターン発生部４か文字パターン発生部５のどちら
かが動作中でなくなるまで繰り返し、どちらかが動作中
でなければステップＳ１２３あるいはＳ１２４に進む。

ステップＳ１２３では文字パターン発生部４を起動し、
新たな印字位置．文字コード，描画論理を与える。ステ
ップＳ１２４では文字パターン発生部５を起動し、新た
な印字位置．文字コード．描画論理を指定する。

次に、文字パターン発生部４．文字パターン発生部５の
動作を第１０図に従って説明する。

この２つの文字パターン発生部は同一の動作をするので
１つの説明で済ます．まずステップＳ１３０で文字コー
ド．印字位置．描画論理が入力される。次にステップＳ
１３１で文字コードに従ったパターンが読み出される．
Ｓ１３２でパターンの加工が必要否かを調べ、必要なら
ばステップＳ１３３に進んで、必要なければステップＳ
１３４に進む。ステップｓ１３３ではパターンデータを
加工する。この加工は描画論理として渡された情報のう
ち、印字前に実行しておくべき処理をここで行う。ステ
ップＳ１３４では指示された描画論理に従ってフレーム
バッファ７ヘパターンを転送または展開する。

この実施例の装置では、第７図に示された例を実行する
場合、単一の文字パターン発生部の場合に比べ約２倍の
速度でパターンが発生できる。

上記第２実施例の効果として以下の様な点が挙げられる
。

（１）文字パターン発生部を追加することで容易に速度
の向上が可能である。

（２）１つの文字パターン発生部の複雑さは従来技術と
変わりはないが、同一文字パターン発生部が複数使える
ので、装置全体で考えると、複雑さに比べ処理速度をあ
げるのが容易である。

（３）マルチＣＰＵ構成でシステムを作るさい、文字パ
ターン発生部毎にＣＰＵを持たせることにより簡単に装
置を構築できる。

以上説明したように、文字パターン発生装置に複数の文
字パターン発生部を設けることにより、次の様な効果が
ある。

（１）全体的な処理が簡単になる。

（２）拡張が容易。

（３）マルチプロセッサに対応が容易に行える。

（４）スピードをあげることが容易に行える。

（５）複雑な論理を簡単な多数の文字パターン発生部の
組合せで作ることが可能となる。

［発明の効果］ 本発明により、処理を容易かつ高速に行い、拡張を容易
にし、複雑な論理を持った展開を可能にしたパターン発
生装置を提供できる。

【図面の簡単な説明】

第１図は本実施例の文字パターン発生装置のブロック図
、 第２Ａ図．第２Ｂ図は第１図のパターン情報記憶部に記
憶されたパターンの例を示す図、第３Ａ図，第３Ｂ図．
第４Ａ図．第４Ｂ図は文字パターン発生部の動作を示す
図、 第５図は第１実施例の制御用ＣＰＵの動作を表わしたフ
ローチャート、 第６Ａ図，第６Ｂ図は第１実施例の文字パターン発生部
の動作を表わしたフローチャート、第７図は文字パター
ン発生装置に与えられる命令の例を示す図、 第８図は第７図の命令により作成されるパターンを表わ
した図、 第９図は第２実施例の制御用ＣＰＵの動作を表わしたフ
ローチャート、 第ｌＯ図は第２実施例の文字パターン文字部の動作を表
わしたフローチャートである。 図中、ｌ・・・データ入力部、２・・・制御用ＣＰＵ、
３・・・ＲＡＭ，３ａ・・・プログラムエリア、４．５
・・・文字パターン発生部、６・・・パターン情報記憶
部、７・・・はフレームバツファである。

Claims (2)

【特許請求の範囲】
1. （１）入力データに対応して１つのパターンを記憶する
   パターン記憶手段と、 パターン発生方式と発生したパターンを展開する際の論
   理との少なくとも一方が異なる複数のパターン発生手段
   と、 前記パターン記憶手段に記憶されたパターンを発生する
   際に、入力データに対応して前記複数のパターン発生手
   段を選択する選択手段とを備えることを特徴とするパタ
   ーン発生装置。
2. （２）パターン発生手段によりパターンを展開もしくは
   訂正する際の方式及び／又は論理を、パターン発生手段
   毎に指示、変更もしくは固定的に指定する指定手段を更
   に備えることを特徴とするパターン発生装置。