JPH0223439A - データ処理装置 - Google Patents
データ処理装置Info
- Publication number
- JPH0223439A JPH0223439A JP17420688A JP17420688A JPH0223439A JP H0223439 A JPH0223439 A JP H0223439A JP 17420688 A JP17420688 A JP 17420688A JP 17420688 A JP17420688 A JP 17420688A JP H0223439 A JPH0223439 A JP H0223439A
- Authority
- JP
- Japan
- Prior art keywords
- area
- cpu
- address
- circular buffer
- data processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はＲＡＭのエリアの一部を循環バッファとして
使用しているデータ処理装置に関するものである。
使用しているデータ処理装置に関するものである。
第３図は従来の一般的なデータ処理装置の構成図で、図
において、■はＣＰＵ、２はプログラムを内蔵している
ＲＯＭ、３はプログラムのワークエリアとしであるいは
ＣＰＵＩが外部とデータのやりとりを行う時、上記デー
タを一時保持しておくためのバッファとして使用される
データの読み出しとデータの書き込みができるＲＡＭ、
４はＲＡＭａ内の一部のエリアである循環バッファであ
る。この循環バッファ４は複数の一定長のエリア５で区
切られている。
において、■はＣＰＵ、２はプログラムを内蔵している
ＲＯＭ、３はプログラムのワークエリアとしであるいは
ＣＰＵＩが外部とデータのやりとりを行う時、上記デー
タを一時保持しておくためのバッファとして使用される
データの読み出しとデータの書き込みができるＲＡＭ、
４はＲＡＭａ内の一部のエリアである循環バッファであ
る。この循環バッファ４は複数の一定長のエリア５で区
切られている。
次に動作について第４図を参照しつつ説明を行う。
まずＣＰＵＩは、ＲＡＭａ内の固定エリアに待゛避され
ているネクスト（次の）エリアアドレス（ＮＡ）を読み
込む（Ｓ２１）。
ているネクスト（次の）エリアアドレス（ＮＡ）を読み
込む（Ｓ２１）。
ネクストエリアアドレス（ＮＡ）を読み込んだらＣＰＵ
１は、このネクストエリアアドレス（ＮＡ）から始まる
エリアの内容を処理する（Ｓ２２）。
１は、このネクストエリアアドレス（ＮＡ）から始まる
エリアの内容を処理する（Ｓ２２）。
この処理が終わると、ＣＰＵ１はネクストエリアアドレ
ス（ＮＡ）が循環バッファ４の最後のエリアのアドレス
か否か調べる（Ｓ２３）。
ス（ＮＡ）が循環バッファ４の最後のエリアのアドレス
か否か調べる（Ｓ２３）。
ここでネクストエリアアドレス（ＮＡ）が最後のエリア
のアドレスでなかったらネクストエリアアドレス（ＮＡ
）に固定＆（Ｘ）を足し、次のネクストエリアアドレス
（Ｎ Ａ）としてＲＡＭａ内の固定エリアに待避させて
おく（Ｓ２４）。
のアドレスでなかったらネクストエリアアドレス（ＮＡ
）に固定＆（Ｘ）を足し、次のネクストエリアアドレス
（Ｎ Ａ）としてＲＡＭａ内の固定エリアに待避させて
おく（Ｓ２４）。
またネクストエリアアドレス（ＮＡ）が最後のエリアの
アドレスならば、次のネクストエリアアドレス（ＮＡ）
は循環バッファ４の先頭アドレスとし、この先頭アドレ
スを固定エリアに待避させておく（Ｓ２５）。
アドレスならば、次のネクストエリアアドレス（ＮＡ）
は循環バッファ４の先頭アドレスとし、この先頭アドレ
スを固定エリアに待避させておく（Ｓ２５）。
このようにＣＰＵ１は循環バッファの先頭にあるエリア
からその内容を順番に処理し、エリアが循環バッファ４
の最後にくると、再び先頭のエリアに戻って処理する動
作を繰り返している。
からその内容を順番に処理し、エリアが循環バッファ４
の最後にくると、再び先頭のエリアに戻って処理する動
作を繰り返している。
従来のデータ処理装置は以上説明したように、ＣＰＵが
循環バッファのエリアの内容を処理する都度、次に処理
するエリアのアドレスを演算しているので、ＣＰＵの負
担が大きくオーバヘッドを生じる問題があった。
循環バッファのエリアの内容を処理する都度、次に処理
するエリアのアドレスを演算しているので、ＣＰＵの負
担が大きくオーバヘッドを生じる問題があった。
この発明は上記問題点を解決するためになされたもので
、次に処理するエリアのアドレス演算をＣＰＵに負担さ
せないことにより、ＣＰＵの負担を軽くし、ＣＰＵのオ
ーバヘッドをなくすことを目的としている。
、次に処理するエリアのアドレス演算をＣＰＵに負担さ
せないことにより、ＣＰＵの負担を軽くし、ＣＰＵのオ
ーバヘッドをなくすことを目的としている。
このため、この発明に係るデータ処理装置は、循環バッ
ファ４の先頭アドレス、エリアの長さ、エリアの個数を
予め記憶し、上記ＣＰＵＩの指示を受けて、次にｃｐｕ
ｉが処理するエリアのアドレスを演算してＣＰＵに渡す
専用のアドレス計算回路６を設けたことを特徴としてい
る。
ファ４の先頭アドレス、エリアの長さ、エリアの個数を
予め記憶し、上記ＣＰＵＩの指示を受けて、次にｃｐｕ
ｉが処理するエリアのアドレスを演算してＣＰＵに渡す
専用のアドレス計算回路６を設けたことを特徴としてい
る。
この発明に係るアドレス計算回路６は、予め循環バッフ
ァ４の先頭アドレス、エリアの長さ、エリアの個数の情
報を格納している。
ァ４の先頭アドレス、エリアの長さ、エリアの個数の情
報を格納している。
ここでＣＰＵＩが指令をアドレス計算回路６に出すと、
アドレス計算回路６はＣＰｔＪｌが次に処理するエリア
のアドレス・を計算する。そしてＣＰＵＩの読み出し動
作により、予め計算しておいたエリアのアドレスをＣＰ
ＵＩに渡す。
アドレス計算回路６はＣＰｔＪｌが次に処理するエリア
のアドレス・を計算する。そしてＣＰＵＩの読み出し動
作により、予め計算しておいたエリアのアドレスをＣＰ
ＵＩに渡す。
以下、この発明の一実施例を図について説明する。なお
、上記と同一の構成要素については同−又は相当する符
号を付してその説明を省略する。
、上記と同一の構成要素については同−又は相当する符
号を付してその説明を省略する。
第１図はこの発明の一実施例を示す構成図で、図におい
て、６はＣＰＵが処理するエリアのアドレスを計算する
ために新たに設けられた専用のアドレス計算回路である
。
て、６はＣＰＵが処理するエリアのアドレスを計算する
ために新たに設けられた専用のアドレス計算回路である
。
次に動作について第２図を参照しつつ説明を行う。まず
ＣＰＵＩはアドレス計算回路６に予め循環バッファの先
頭アドレス、エリアの長す、エリアの個数の情報を書き
込んでおく。
ＣＰＵＩはアドレス計算回路６に予め循環バッファの先
頭アドレス、エリアの長す、エリアの個数の情報を書き
込んでおく。
ＣＰＵＩが循環バッファ亭のエリアを順次処理する際、
最初にアドレス計算回路６から処理すべきエリアのアド
レスを受は取り（Ｓｌｌ）、受は取ったアドレスに対応
するエリアの内容を処理する（Ｓ１２）。このエリアの
内容の処理を終了すると、ＣＰＵＩはアドレス計算回路
６に処理完了の指示を出す（ｓ＋ａ）。
最初にアドレス計算回路６から処理すべきエリアのアド
レスを受は取り（Ｓｌｌ）、受は取ったアドレスに対応
するエリアの内容を処理する（Ｓ１２）。このエリアの
内容の処理を終了すると、ＣＰＵＩはアドレス計算回路
６に処理完了の指示を出す（ｓ＋ａ）。
アドレス計算回路６は、この処理完了の指示を受け、予
めＣＰＵＩにより書き込まれた循環バッファ５の先頭ア
ドレス、エリアの長さ、エリアの個数の基にしてＣＰＵ
Ｉが次に処理するエリアのアドレスを計算する。
めＣＰＵＩにより書き込まれた循環バッファ５の先頭ア
ドレス、エリアの長さ、エリアの個数の基にしてＣＰＵ
Ｉが次に処理するエリアのアドレスを計算する。
そしてＣＰＵＩの読み出し動作があれば、計算しておい
たアドレスをＣＰＵＩに出力する。
たアドレスをＣＰＵＩに出力する。
以上説明したように、この発明によれば、循環バッファ
の先頭アドレス、エリアの長さ、エリアの個数を予め記
憶し、上記ＣＰＵの指示を受けて、次にＣＰＵが処理す
るエリアのアドレスを演算してＣＰＵに渡す専用のアド
レス計算回路を設けたので、ＣＰＵの負担を軽くし、Ｃ
ＰＵのオーバヘラドをな（すことが可能となる。
の先頭アドレス、エリアの長さ、エリアの個数を予め記
憶し、上記ＣＰＵの指示を受けて、次にＣＰＵが処理す
るエリアのアドレスを演算してＣＰＵに渡す専用のアド
レス計算回路を設けたので、ＣＰＵの負担を軽くし、Ｃ
ＰＵのオーバヘラドをな（すことが可能となる。
第１図はこの発明の一実施例を示す構成図、第２図はこ
の発明の動作を示す動作フロー図、第３図は従来のデー
タ処理装置の構成図、第４図は従来のデータ処理装置の
動作を示す動作フロー図である。 １・・・ＣＰＵ、２・・・ＲＯＭ、３・ＲＡＭ、４・・
・循環バッファ、５・・・エリア、６・・・アドレス計
算回路。 なお、図中、同一符号は同一、又は相当する構成要素を
示す。 代理人 大 岩 増 雄（ばか２名）第］菖 ８２図 手 続 補 正 書（自発） １、事件の表示 特願昭 ６３−１７４２０ＣＳ号 ２、発明の名称 ア タ 処 理 装 置 ３、補正をする者 代表者 士 Ｉじ１ 岐 守 哉 補正の対象 発明の詳細な説明の欄。 補正の内容 明細書第６頁第１０行目 「個数の基にして」 と あるのを ｒ個数を基にして」 と補正する。 以上
の発明の動作を示す動作フロー図、第３図は従来のデー
タ処理装置の構成図、第４図は従来のデータ処理装置の
動作を示す動作フロー図である。 １・・・ＣＰＵ、２・・・ＲＯＭ、３・ＲＡＭ、４・・
・循環バッファ、５・・・エリア、６・・・アドレス計
算回路。 なお、図中、同一符号は同一、又は相当する構成要素を
示す。 代理人 大 岩 増 雄（ばか２名）第］菖 ８２図 手 続 補 正 書（自発） １、事件の表示 特願昭 ６３−１７４２０ＣＳ号 ２、発明の名称 ア タ 処 理 装 置 ３、補正をする者 代表者 士 Ｉじ１ 岐 守 哉 補正の対象 発明の詳細な説明の欄。 補正の内容 明細書第６頁第１０行目 「個数の基にして」 と あるのを ｒ個数を基にして」 と補正する。 以上
Claims (1)
- 【特許請求の範囲】 ＣＰＵと、プログラムを格納しているＲＯＭと、プログ
ラムのワークエリア及びＣＰＵが外部とデータのやりと
りを行う際の上記データのバッファ用として使用される
ＲＡＭとを有し、上記ＲＡＭの一部を複数の一定長のエ
リアからなる循環バッファとして用い、ＣＰＵが循環バ
ッファの先頭のエリアからその内容を順番に処理し、エ
リアが循環バッファの最後になると、再び先頭のエリア
に戻って処理するデータ処理装置において、 循環バッファの先頭アドレス、エリアの長さ、エリアの
個数を予め記憶し、上記ＣＰＵの指示を受けて、次にＣ
ＰＵが処理するエリアのアドレスを演算してＣＰＵに渡
す専用のアドレス計算回路を設けたことを特徴とするデ
ータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17420688A JPH0223439A (ja) | 1988-07-13 | 1988-07-13 | データ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17420688A JPH0223439A (ja) | 1988-07-13 | 1988-07-13 | データ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0223439A true JPH0223439A (ja) | 1990-01-25 |
Family
ID=15974579
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17420688A Pending JPH0223439A (ja) | 1988-07-13 | 1988-07-13 | データ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0223439A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5573143A (en) * | 1994-09-21 | 1996-11-12 | Colgate-Palmolive Company | Blow molded multi-chamber containers with dispenser/doser |
| US5765187A (en) * | 1991-04-05 | 1998-06-09 | Fujitsu Limited | Control system for a ring buffer which prevents overrunning and underrunning |
-
1988
- 1988-07-13 JP JP17420688A patent/JPH0223439A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5765187A (en) * | 1991-04-05 | 1998-06-09 | Fujitsu Limited | Control system for a ring buffer which prevents overrunning and underrunning |
| US5573143A (en) * | 1994-09-21 | 1996-11-12 | Colgate-Palmolive Company | Blow molded multi-chamber containers with dispenser/doser |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59154564A (ja) | プログラマブルコントロ−ラ | |
| JPH01181163A (ja) | 図形表示システム | |
| JPH0223439A (ja) | データ処理装置 | |
| JPH02148223A (ja) | レジスタ退避復活装置 | |
| JPH0385632A (ja) | 計算機及びこの計算機に用いられる演算方法 | |
| JPS61150055A (ja) | Ｄｍａデ−タ転送方式 | |
| JPS61216002A (ja) | プロセス制御装置 | |
| JPH0442328A (ja) | 情報処理装置の割り込み制御方式 | |
| JPS61151745A (ja) | 割込処理方式 | |
| JPH0241522A (ja) | 関数演算処理装置 | |
| JPH01222328A (ja) | データ処理方式 | |
| JPS58169236A (ja) | 文字フオントの管理システム | |
| JPH02247758A (ja) | 端末情報の管理方式 | |
| JPH01193948A (ja) | データ転送制御方式 | |
| JPH04111149A (ja) | Ｄｍａ装置の回路方式 | |
| JPS63271665A (ja) | ビツトマツプメモリのクリア処理方式 | |
| JPH0375881A (ja) | 画像データ処理システム | |
| JPH027139A (ja) | ストアデータレジスタ選択方式 | |
| JPS61288252A (ja) | デ−タ転送方式 | |
| JPH01211269A (ja) | コンピュータシステム | |
| JPS63217457A (ja) | 回線受信デ−タの処理装置 | |
| JPS63317866A (ja) | デ−タ出力処理方法 | |
| JPS59133607A (ja) | プロセス制御装置 | |
| JPH0391835A (ja) | 情報処理装置 | |
| JPS62251930A (ja) | 情報処理装置 |