JPH02235330A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH02235330A JPH02235330A JP5510189A JP5510189A JPH02235330A JP H02235330 A JPH02235330 A JP H02235330A JP 5510189 A JP5510189 A JP 5510189A JP 5510189 A JP5510189 A JP 5510189A JP H02235330 A JPH02235330 A JP H02235330A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon nitride
- resist film
- resist
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
〔概要〕
半導体層に不純物をイオン注入する方法の改良、特に半
導体層がレジストに含まれる重金属、アルカリ金属等に
汚染されないようにする改良に関し、高ドーズ量をもっ
て不純物をイオン注入した場合にも、イオン注入用マス
クとして使用したレジスト膜を、半導体層を汚染するこ
となく、酸素プラズマエッチング法を使用して除去する
ことができる、不純物のイオン注入方法を提供すること
を目的とし、
半導体層上に窒化シリコン膜を形成し、この窒化シリコ
ン膜上にレジスト膜を形成し、このレジスト膜を露光・
現像して不純物導入領域に開口を形成し、不純物をイオ
ン注入した後、酸素プラズマエッチング法を使用して前
記のレジスト膜を除去し、次いで、前記の窒化シリコン
膜を除去すること\されている半導体装置の製造方法を
もって構成される.
〔産業上の利用分野〕
本発明は、半導体層に不純物をイオン注入する方法の改
良、特に半導体層がレジストに含まれる重金属、アルカ
リ金属等に汚染されないようにする改良に関する.
〔従来の技術〕
半導体層に不純物をイオン注入する場合には、半導体層
上に直接レジスト膜を形成するか、または、半導体層上
に薄い酸化膜を形成した上にレジスト膜を形成し、イオ
ン注入領域に開口を有するマスクを使用して露光・現像
してイオン注入領域を除く領域にレジスト膜を残留し、
不純物をイオン注入した後、剥離液等を使用してレジス
ト膜を除去する.
〔発明が解決しようとする課題〕
ところで、l X 1 0”c1−”程度以上のドーズ
置をもって不純物をイオン注入すると、レジストの重合
反応が進行するため、剥離液等を使用してレジスト膜を
除去することが困難になり、酸化力の強い酸素プラズマ
エッチング法を使用しなければ除去できなくなる.レジ
ストには多量の重金属、アルカリ金属等の不純物が含ま
れているので、酸素プラズマエッチング法を使用してレ
ジスト膜を除去すると、半導体層がこれらの不純物によ
って汚染され、その結果、そこに形成される半導体装置
の特性が劣化する.
本発明の目的は、この欠点を解消することにあり、高ド
ーズ量をもって不純物をイオン注入した場合にも、イオ
ン注入用マスクとして使用したレジスト膜を、半導体層
を汚染することなく、酸素プラズマエッチング法を使用
して除去することができる、不純物のイオン注入方法を
提供することにある.
〔課題を解決するための手段〕
上記の目的は、半導体層(1)上に窒化シリコンM(3
)を形成し、この窒化シリコン膜(3)上にレジスト膜
(4)を形成し、このレジスト膜(4)を霞光・現像し
て不純物導入領域に開口(5)を形成し、不純物をイオ
ン注入した後、酸素プラズマエッチング法を使用して前
記のレジスト膜(4)を除去し、次いで、前記の窒化シ
リコンII(3)を除去する半導体装置の製造方法によ
って達成される.なお、半導体層(1)上に酸化膜(2
)を形成し、この酸化B(2)上に窒化シリコンH(3
)を形成してもよい.
〔作用〕
本発明に係る不純物のイオン注入方法においては、半導
体層1上または半導体mt上に形成された酸化H2上に
窒化シリコンWl!3を形成し、その上にイオン注入用
マスクとなるレジストlI*4を形成しているので、不
純物をイオン注入した後、酸素プラズマエッチング法を
使用して、そのレジスト膜4を除去する時に、レジスト
に含まれる重金属、アルカリ金属等は、窒化シリコン膜
3によって半導体層lに到達することが阻止され、窒化
シリコン膜3と一もに除去されるので、半導体層lは汚
染されることがない.以下に、実験による確認結果を示
す.
第7図参照
第7図はシリコン基板上、または、シリコン基板上に1
00〜800人厚の二酸化シリコン膜を形成した上にレ
ジスト膜を形成し、このレジスト膜を酸素プラズマエッ
チング法を使用して除去した時のC−T特性(時間応答
によるキャリャ発生率の測定)を示す.横軸に、シリコ
ン基板上に形成された二酸化シリコン膜の膜厚(人)を
示し、竪軸に、横軸に示す厚さの二酸化シリコン膜上に
形成されたレジストaを酸素プラズマエッチング法を使
用して除去した時のシリコン基板の発生少数キャリャ寿
命時間(ms)を示す.なお、横軸のO人はシリコン基
板上に直接レジスト膜が形成されている場合を示し、ま
た、横軸上のSに対応する発生少数牛十リャ寿命時間は
、酸素プラズマエッチング法を使用してレジストが除去
されていないシリコン基板、すなわち汚染されていない
シリコン基板の発生少数キャリャ寿命時間を示す。[Detailed Description of the Invention] [Summary] The present invention relates to an improvement in a method of ion-implanting impurities into a semiconductor layer, particularly an improvement in preventing the semiconductor layer from being contaminated with heavy metals, alkali metals, etc. contained in a resist. An object of the present invention is to provide a method for implanting impurity ions, which can remove a resist film used as an ion implantation mask using an oxygen plasma etching method without contaminating a semiconductor layer even when ions are implanted. For the purpose, a silicon nitride film is formed on the semiconductor layer, a resist film is formed on this silicon nitride film, and this resist film is exposed and exposed.
After developing to form an opening in the impurity introduction region and implanting impurity ions, the resist film is removed using an oxygen plasma etching method, and then the silicon nitride film is removed. It consists of a method for manufacturing semiconductor devices. [Industrial Application Field] The present invention relates to an improvement in a method of ion-implanting impurities into a semiconductor layer, and particularly to an improvement in preventing the semiconductor layer from being contaminated by heavy metals, alkali metals, etc. contained in a resist. [Prior art] When implanting impurity ions into a semiconductor layer, a resist film is formed directly on the semiconductor layer, or a resist film is formed on a thin oxide film on the semiconductor layer, and then the ions are implanted. Using a mask with an opening in the implantation area, expose and develop to leave a resist film in the area excluding the ion implantation area,
After implanting impurity ions, the resist film is removed using a stripping solution. [Problems to be Solved by the Invention] By the way, when impurity ions are implanted at a dose of about 10"c1-" or more, the polymerization reaction of the resist progresses, so it is necessary to remove the resist film using a stripping solution or the like. It becomes difficult to remove, and can only be removed using oxygen plasma etching, which has strong oxidizing power. Resist contains large amounts of impurities such as heavy metals and alkali metals, so when the resist film is removed using oxygen plasma etching, the semiconductor layer will be contaminated by these impurities, resulting in the formation of The characteristics of semiconductor devices deteriorate. The purpose of the present invention is to eliminate this drawback, and even when impurity ions are implanted at a high dose, the resist film used as an ion implantation mask can be etched with oxygen plasma without contaminating the semiconductor layer. The object of the present invention is to provide a method for ion implantation of impurities, which can be removed using a method. [Means for solving the problem] The above purpose is to form silicon nitride M (3) on the semiconductor layer (1).
), a resist film (4) is formed on this silicon nitride film (3), this resist film (4) is exposed to haze light and developed to form an opening (5) in the impurity introduction region, and the impurity is ionized. This is achieved by a method of manufacturing a semiconductor device in which, after implantation, the resist film (4) is removed using an oxygen plasma etching method, and then the silicon nitride II (3) is removed. Note that an oxide film (2) is formed on the semiconductor layer (1).
), and silicon nitride H (3) is formed on this oxide B (2).
) may be formed. [Function] In the impurity ion implantation method according to the present invention, silicon nitride Wl! is deposited on the oxide H2 formed on the semiconductor layer 1 or the semiconductor mt. 3 is formed, and a resist lI*4 serving as an ion implantation mask is formed on it, so when the resist film 4 is removed using oxygen plasma etching after ion implantation of impurities, Heavy metals, alkali metals, etc. contained in the resist are prevented from reaching the semiconductor layer l by the silicon nitride film 3 and are removed together with the silicon nitride film 3, so the semiconductor layer l is not contaminated. .. The experimental confirmation results are shown below. See Figure 7. Figure 7 shows a silicon substrate or
C-T characteristics (measurement of carrier generation rate based on time response) when a resist film is formed on a silicon dioxide film with a thickness of 0 to 800 mm and this resist film is removed using an oxygen plasma etching method. is shown. The horizontal axis shows the thickness of the silicon dioxide film formed on the silicon substrate, and the vertical axis shows the resist a formed on the silicon dioxide film with the thickness shown on the horizontal axis by the oxygen plasma etching method. This shows the lifetime time (ms) of minority carriers generated on a silicon substrate when used and removed. Note that O on the horizontal axis indicates the case where the resist film is directly formed on the silicon substrate, and the lifetime time corresponding to S on the horizontal axis indicates the case where the resist film is formed directly on the silicon substrate. The figure shows the lifetime of minority carriers generated on a silicon substrate from which the resist has not been removed, that is, an uncontaminated silicon substrate.
この図から、二酸化シリコン膜を800人程度の厚さに
形成しても、なお、汚染を避けることができないことが
わかる.
第8図参照
第8図は、シリコン基板上に形成された200人厚の二
酸化シリコン膜上と、この二酸化シリコン膜上に形成さ
れた50〜1 , 000人厚の窒化シリコン膜上とに
レジスト膜を形成し、このレジスト膜を酸素プラズマエ
ッチング法を3回使用して除去した時のC−T特性を示
す。横軸に窒化シリコン膜の膜厚(人)を示し、竪軸に
発生少数キャリャ寿命時間(ms)を示す.横軸上のS
に対応する発生少数キャリャ寿命時間は、第7図と同様
に、汚染されていないシリコン基板の発生少数キャリャ
寿命時間を示す.この図から、窒化シリコン膜を100
人程度以上の厚さに形成すれば、酸素プラズマエッチン
グ法を使用してレジスト膜を除去してもシリコン基板は
汚染されないことがわかる。This figure shows that even if the silicon dioxide film is formed to a thickness of about 800 mm, contamination cannot be avoided. See Figure 8. Figure 8 shows a resist film on a 200-layer thick silicon dioxide film formed on a silicon substrate and on a 50-1,000-layer thick silicon nitride film formed on this silicon dioxide film. The CT characteristics are shown when a film is formed and the resist film is removed using an oxygen plasma etching method three times. The horizontal axis shows the film thickness (in thickness) of the silicon nitride film, and the vertical axis shows the generated minority carrier life time (ms). S on the horizontal axis
Similarly to FIG. 7, the lifetime time of generated minority carriers corresponding to is the lifetime time of generated minority carriers of an uncontaminated silicon substrate. From this figure, we can see that the silicon nitride film is
It can be seen that if the resist film is formed to a thickness equal to or thicker than that of a human being, the silicon substrate will not be contaminated even if the resist film is removed using an oxygen plasma etching method.
[実施例]
以下、図面を参照しつ一、本発明に係る不純物のイオン
注入方法について説明する。[Example] Hereinafter, an impurity ion implantation method according to the present invention will be described with reference to the drawings.
第2図参照
例えばp型シリコン基板1上に、熱酸化法またはCVD
法を使用して、二酸化シリコン膜2を100〜・500
人厚に形成する.
第3図参照
二酸化シリコン膜2上に、シランとアンモニアとを使用
してなすCVD法を使用してlOO人厚程度の窒化シリ
コン膜3を形成する。Refer to FIG. 2. For example, on a p-type silicon substrate 1, thermal oxidation or CVD is applied.
Using the method, the silicon dioxide film 2 is
Form it to be thick. Referring to FIG. 3, a silicon nitride film 3 having a thickness of about 100 people is formed on the silicon dioxide film 2 by a CVD method using silane and ammonia.
第4図参照
レジスト膜4を形成し、イオン注入領域に開口を有する
マスクを使用して露光・現像し、イオン注入領域に開口
5を形成する.
第1図参照
例えばn型不純物ヒ素を注人工不ルギー60〜70Ke
v、ドーズ量I X 1 014cm ”以上をもって
イオン注入してp一型領域6を形成する.第5図参照
平行平板型酸素プラズマエノチング装置(図示せず)を
使用し、圧力I Torr程度、温度室温において15
0cc/min程度の酸素を提供し、lKw程度の高周
波電力を印加して発生させた酸素プラズマを使用してレ
ジスト膜4をエノチング除去する.
第6図参照
熱リン酸等を使用して、窒化シリコン膜3を除去し、次
いで、フッ酸等を使用して二酸化シリコン11!J2を
除去し、p一型領域6を有するp型シリコン基板lを完
成する.
なお、このイオン注入方法は、電界効果トランジスタの
チャンネル形成、バイボーラトランジスタのエミッタ・
ベース形成、拡散抵抗の形成等に使用することができる
.
〔発明の効果〕
以上説明せるとおり、本発明に係る半導体装置の製造方
法においては、半導体層上または半導体層上に形成され
た酸化膜上に窒化シリコン膜を形成し、その上に形成し
たレジスト膜をマスクとして不純物をイオン注入するの
で、酸素プラズマエッチング法を使用してレジスト膜を
除去しても、レジス}Hに含まれる重金属、アルカリ金
属等の不純物は窒化シリコン膜によってブロノクされて
除去されるので、半導体層が汚染されることはない.ま
た、酸素プラズマエッチング法を使用することによって
、高ドーズ量をもって不純物がイオン注入されて変質し
ているレジスト膜は良好に除去される.この結果、半導
体装置の特性劣化は防止され、信転性、歩留りが向上す
る.Referring to FIG. 4, a resist film 4 is formed, exposed and developed using a mask having an opening in the ion implantation region, and an opening 5 is formed in the ion implantation region. See Figure 1. For example, injection of n-type impurity arsenic into synthetic aluminum 60-70Ke.
The p-type region 6 is formed by ion implantation with a dose of I x 1014 cm or more. Using a parallel plate type oxygen plasma etching apparatus (not shown), see FIG. 15 at room temperature
The resist film 4 is removed by etching using oxygen plasma generated by providing oxygen at a rate of about 0 cc/min and applying a high frequency power of about 1Kw. Refer to FIG. 6. The silicon nitride film 3 is removed using hot phosphoric acid or the like, and then the silicon dioxide 11 is removed using hydrofluoric acid or the like. J2 is removed to complete a p-type silicon substrate l having a p-type region 6. Note that this ion implantation method is used to form channels in field effect transistors and emitters and emitters in bibolar transistors.
It can be used for base formation, diffusion resistance formation, etc. [Effects of the Invention] As explained above, in the method for manufacturing a semiconductor device according to the present invention, a silicon nitride film is formed on a semiconductor layer or an oxide film formed on the semiconductor layer, and a resist formed on the silicon nitride film is formed on the semiconductor layer or on the oxide film formed on the semiconductor layer. Since impurities are ion-implanted using the film as a mask, even if the resist film is removed using oxygen plasma etching, impurities such as heavy metals and alkali metals contained in the resist film will not be removed by being blocked by the silicon nitride film. Therefore, the semiconductor layer will not be contaminated. Furthermore, by using the oxygen plasma etching method, a resist film that has been degraded due to impurity ion implantation at a high dose can be effectively removed. As a result, deterioration of the characteristics of semiconductor devices is prevented and reliability and yield are improved.
第1図〜第6図は、本発明の一実施例に係るイオン注入
の工程図である.
第7図は、二酸化シリコン膜上にレジスト膜を形成し、
酸素プラズマエンチング法を使用してレジスト膜を除去
した時のC−T特性図である.第8図は、窒化シリコン
膜上にレジスト膜を形成し、酸素プラズマエッチング法
を使用してレジスト膜を除去した時のC−TI性図であ
る。
半導体層、
酸化膜、
窒化シリコン膜、
レジスト膜、
開口、
p一型領域.1 to 6 are process diagrams of ion implantation according to an embodiment of the present invention. FIG. 7 shows that a resist film is formed on a silicon dioxide film,
This is a CT characteristic diagram when a resist film is removed using an oxygen plasma etching method. FIG. 8 is a C-TI characteristic diagram when a resist film is formed on a silicon nitride film and the resist film is removed using an oxygen plasma etching method. Semiconductor layer, oxide film, silicon nitride film, resist film, opening, p-type region.
Claims (1)
し、 該窒化シリコン膜(3)上にレジスト膜(4)を形成し
、 該レジスト膜(4)を露光・現像して不純物導入領域に
開口(5)を形成し、不純物をイオン注入した後、酸素
プラズマエッチング法を使用して前記レジスト膜(4)
を除去し、次いで、前記窒化シリコン膜(3)を除去す
る 工程を有することを特徴とする半導体装置の製造方法。 [2]半導体層(1)上に酸化膜(2)を形成し、該酸
化膜(2)上に窒化シリコン膜(3)を形成し、該窒化
シリコン膜(3)上にレジスト膜(4)を形成し、 該レジスト膜(4)を露光・現像して不純物導入領域に
開口(5)を形成し、不純物をイオン注入した後、酸素
プラズマエッチング法を使用して前記レジスト膜(4)
を除去し、次いで、前記窒化シリコン膜(3)と前記酸
化膜(2)とを除去する 工程を有することを特徴とする半導体装置の製造方法。[Claims] [1] A silicon nitride film (3) is formed on the semiconductor layer (1), a resist film (4) is formed on the silicon nitride film (3), and the resist film (4) After exposing and developing the resist film (5) to form an opening (5) in the impurity introduction region and implanting impurity ions, the resist film (4) is etched using an oxygen plasma etching method.
A method for manufacturing a semiconductor device, comprising the steps of removing the silicon nitride film (3), and then removing the silicon nitride film (3). [2] Form an oxide film (2) on the semiconductor layer (1), form a silicon nitride film (3) on the oxide film (2), and form a resist film (4) on the silicon nitride film (3). ), the resist film (4) is exposed and developed to form an opening (5) in the impurity introduction region, and the impurity is ion-implanted, and then the resist film (4) is removed using an oxygen plasma etching method.
, and then removing the silicon nitride film (3) and the oxide film (2).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5510189A JPH02235330A (en) | 1989-03-09 | 1989-03-09 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5510189A JPH02235330A (en) | 1989-03-09 | 1989-03-09 | Manufacture of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02235330A true JPH02235330A (en) | 1990-09-18 |
Family
ID=12989358
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5510189A Pending JPH02235330A (en) | 1989-03-09 | 1989-03-09 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02235330A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109994370A (en) * | 2019-03-04 | 2019-07-09 | 上海华力集成电路制造有限公司 | The method stained in the manufacturing method and removal nitride film of MOS transistor |
-
1989
- 1989-03-09 JP JP5510189A patent/JPH02235330A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109994370A (en) * | 2019-03-04 | 2019-07-09 | 上海华力集成电路制造有限公司 | The method stained in the manufacturing method and removal nitride film of MOS transistor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4716451A (en) | Semiconductor device with internal gettering region | |
| JP3336734B2 (en) | Method of forming element isolation region | |
| JPH01303727A (en) | Impurity gettering method | |
| US5284793A (en) | Method of manufacturing radiation resistant semiconductor device | |
| JPS63181378A (en) | Manufacture of semiconductor device | |
| JP2680448B2 (en) | Radiation resistant semiconductor device manufacturing method | |
| JPH06151349A (en) | Manufacture of semiconductor device | |
| JPH0479336A (en) | Production of semiconductor device | |
| KR0166794B1 (en) | Method of forming graded junction | |
| JPH04239776A (en) | Manufacture of semiconductor device | |
| JPH0418744A (en) | Support for semiconductor wafer | |
| JPS60105230A (en) | Method of pattern formation | |
| JPS63115362A (en) | Manufacture of semiconductor device and semiconductor body | |
| JPH05182977A (en) | Manufacture of semiconductor device | |
| JPS6197822A (en) | Manufacture of semiconductor device | |
| JPH04309226A (en) | Manufacture of semiconductor device | |
| JPH01135067A (en) | Manufacture of semiconductor device | |
| JPH0529240A (en) | Manufacture of semiconductor device | |
| JPS59119761A (en) | Manufactuer of semiconductor device | |
| JPH05291290A (en) | Manufacture of semiconductor device | |
| JPS61264723A (en) | Manufacture of semiconductor device | |
| JPS5886768A (en) | Manufacture of semiconductor device | |
| JPH0492438A (en) | Manufacturing method of semiconductor device | |
| JPH01109738A (en) | Manufacturing method of semiconductor device | |
| JPS6288335A (en) | Element isolating method in semiconductor device |