JPH02235330A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02235330A JPH02235330A JP5510189A JP5510189A JPH02235330A JP H02235330 A JPH02235330 A JP H02235330A JP 5510189 A JP5510189 A JP 5510189A JP 5510189 A JP5510189 A JP 5510189A JP H02235330 A JPH02235330 A JP H02235330A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon nitride
- resist film
- resist
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
半導体層に不純物をイオン注入する方法の改良、特に半
導体層がレジストに含まれる重金属、アルカリ金属等に
汚染されないようにする改良に関し、高ドーズ量をもっ
て不純物をイオン注入した場合にも、イオン注入用マス
クとして使用したレジスト膜を、半導体層を汚染するこ
となく、酸素プラズマエッチング法を使用して除去する
ことができる、不純物のイオン注入方法を提供すること
を目的とし、 半導体層上に窒化シリコン膜を形成し、この窒化シリコ
ン膜上にレジスト膜を形成し、このレジスト膜を露光・
現像して不純物導入領域に開口を形成し、不純物をイオ
ン注入した後、酸素プラズマエッチング法を使用して前
記のレジスト膜を除去し、次いで、前記の窒化シリコン
膜を除去すること＼されている半導体装置の製造方法を
もって構成される． 〔産業上の利用分野〕 本発明は、半導体層に不純物をイオン注入する方法の改
良、特に半導体層がレジストに含まれる重金属、アルカ
リ金属等に汚染されないようにする改良に関する． 〔従来の技術〕 半導体層に不純物をイオン注入する場合には、半導体層
上に直接レジスト膜を形成するか、または、半導体層上
に薄い酸化膜を形成した上にレジスト膜を形成し、イオ
ン注入領域に開口を有するマスクを使用して露光・現像
してイオン注入領域を除く領域にレジスト膜を残留し、
不純物をイオン注入した後、剥離液等を使用してレジス
ト膜を除去する． 〔発明が解決しようとする課題〕 ところで、ｌ Ｘ １ ０”ｃ１−”程度以上のドーズ
置をもって不純物をイオン注入すると、レジストの重合
反応が進行するため、剥離液等を使用してレジスト膜を
除去することが困難になり、酸化力の強い酸素プラズマ
エッチング法を使用しなければ除去できなくなる．レジ
ストには多量の重金属、アルカリ金属等の不純物が含ま
れているので、酸素プラズマエッチング法を使用してレ
ジスト膜を除去すると、半導体層がこれらの不純物によ
って汚染され、その結果、そこに形成される半導体装置
の特性が劣化する． 本発明の目的は、この欠点を解消することにあり、高ド
ーズ量をもって不純物をイオン注入した場合にも、イオ
ン注入用マスクとして使用したレジスト膜を、半導体層
を汚染することなく、酸素プラズマエッチング法を使用
して除去することができる、不純物のイオン注入方法を
提供することにある． 〔課題を解決するための手段〕 上記の目的は、半導体層（１）上に窒化シリコンＭ（３
）を形成し、この窒化シリコン膜（３）上にレジスト膜
（４）を形成し、このレジスト膜（４）を霞光・現像し
て不純物導入領域に開口（５）を形成し、不純物をイオ
ン注入した後、酸素プラズマエッチング法を使用して前
記のレジスト膜（４）を除去し、次いで、前記の窒化シ
リコンＩＩ（３）を除去する半導体装置の製造方法によ
って達成される．なお、半導体層（１）上に酸化膜（２
）を形成し、この酸化Ｂ（２）上に窒化シリコンＨ（３
）を形成してもよい． 〔作用〕 本発明に係る不純物のイオン注入方法においては、半導
体層１上または半導体ｍｔ上に形成された酸化Ｈ２上に
窒化シリコンＷｌ！３を形成し、その上にイオン注入用
マスクとなるレジストｌＩ＊４を形成しているので、不
純物をイオン注入した後、酸素プラズマエッチング法を
使用して、そのレジスト膜４を除去する時に、レジスト
に含まれる重金属、アルカリ金属等は、窒化シリコン膜
３によって半導体層ｌに到達することが阻止され、窒化
シリコン膜３と一もに除去されるので、半導体層ｌは汚
染されることがない．以下に、実験による確認結果を示
す． 第７図参照 第７図はシリコン基板上、または、シリコン基板上に１
００〜８００人厚の二酸化シリコン膜を形成した上にレ
ジスト膜を形成し、このレジスト膜を酸素プラズマエッ
チング法を使用して除去した時のＣ−Ｔ特性（時間応答
によるキャリャ発生率の測定）を示す．横軸に、シリコ
ン基板上に形成された二酸化シリコン膜の膜厚（人）を
示し、竪軸に、横軸に示す厚さの二酸化シリコン膜上に
形成されたレジストａを酸素プラズマエッチング法を使
用して除去した時のシリコン基板の発生少数キャリャ寿
命時間（ｍｓ）を示す．なお、横軸のＯ人はシリコン基
板上に直接レジスト膜が形成されている場合を示し、ま
た、横軸上のＳに対応する発生少数牛十リャ寿命時間は
、酸素プラズマエッチング法を使用してレジストが除去
されていないシリコン基板、すなわち汚染されていない
シリコン基板の発生少数キャリャ寿命時間を示す。
導体層がレジストに含まれる重金属、アルカリ金属等に
汚染されないようにする改良に関し、高ドーズ量をもっ
て不純物をイオン注入した場合にも、イオン注入用マス
クとして使用したレジスト膜を、半導体層を汚染するこ
となく、酸素プラズマエッチング法を使用して除去する
ことができる、不純物のイオン注入方法を提供すること
を目的とし、 半導体層上に窒化シリコン膜を形成し、この窒化シリコ
ン膜上にレジスト膜を形成し、このレジスト膜を露光・
現像して不純物導入領域に開口を形成し、不純物をイオ
ン注入した後、酸素プラズマエッチング法を使用して前
記のレジスト膜を除去し、次いで、前記の窒化シリコン
膜を除去すること＼されている半導体装置の製造方法を
もって構成される． 〔産業上の利用分野〕 本発明は、半導体層に不純物をイオン注入する方法の改
良、特に半導体層がレジストに含まれる重金属、アルカ
リ金属等に汚染されないようにする改良に関する． 〔従来の技術〕 半導体層に不純物をイオン注入する場合には、半導体層
上に直接レジスト膜を形成するか、または、半導体層上
に薄い酸化膜を形成した上にレジスト膜を形成し、イオ
ン注入領域に開口を有するマスクを使用して露光・現像
してイオン注入領域を除く領域にレジスト膜を残留し、
不純物をイオン注入した後、剥離液等を使用してレジス
ト膜を除去する． 〔発明が解決しようとする課題〕 ところで、ｌ Ｘ １ ０”ｃ１−”程度以上のドーズ
置をもって不純物をイオン注入すると、レジストの重合
反応が進行するため、剥離液等を使用してレジスト膜を
除去することが困難になり、酸化力の強い酸素プラズマ
エッチング法を使用しなければ除去できなくなる．レジ
ストには多量の重金属、アルカリ金属等の不純物が含ま
れているので、酸素プラズマエッチング法を使用してレ
ジスト膜を除去すると、半導体層がこれらの不純物によ
って汚染され、その結果、そこに形成される半導体装置
の特性が劣化する． 本発明の目的は、この欠点を解消することにあり、高ド
ーズ量をもって不純物をイオン注入した場合にも、イオ
ン注入用マスクとして使用したレジスト膜を、半導体層
を汚染することなく、酸素プラズマエッチング法を使用
して除去することができる、不純物のイオン注入方法を
提供することにある． 〔課題を解決するための手段〕 上記の目的は、半導体層（１）上に窒化シリコンＭ（３
）を形成し、この窒化シリコン膜（３）上にレジスト膜
（４）を形成し、このレジスト膜（４）を霞光・現像し
て不純物導入領域に開口（５）を形成し、不純物をイオ
ン注入した後、酸素プラズマエッチング法を使用して前
記のレジスト膜（４）を除去し、次いで、前記の窒化シ
リコンＩＩ（３）を除去する半導体装置の製造方法によ
って達成される．なお、半導体層（１）上に酸化膜（２
）を形成し、この酸化Ｂ（２）上に窒化シリコンＨ（３
）を形成してもよい． 〔作用〕 本発明に係る不純物のイオン注入方法においては、半導
体層１上または半導体ｍｔ上に形成された酸化Ｈ２上に
窒化シリコンＷｌ！３を形成し、その上にイオン注入用
マスクとなるレジストｌＩ＊４を形成しているので、不
純物をイオン注入した後、酸素プラズマエッチング法を
使用して、そのレジスト膜４を除去する時に、レジスト
に含まれる重金属、アルカリ金属等は、窒化シリコン膜
３によって半導体層ｌに到達することが阻止され、窒化
シリコン膜３と一もに除去されるので、半導体層ｌは汚
染されることがない．以下に、実験による確認結果を示
す． 第７図参照 第７図はシリコン基板上、または、シリコン基板上に１
００〜８００人厚の二酸化シリコン膜を形成した上にレ
ジスト膜を形成し、このレジスト膜を酸素プラズマエッ
チング法を使用して除去した時のＣ−Ｔ特性（時間応答
によるキャリャ発生率の測定）を示す．横軸に、シリコ
ン基板上に形成された二酸化シリコン膜の膜厚（人）を
示し、竪軸に、横軸に示す厚さの二酸化シリコン膜上に
形成されたレジストａを酸素プラズマエッチング法を使
用して除去した時のシリコン基板の発生少数キャリャ寿
命時間（ｍｓ）を示す．なお、横軸のＯ人はシリコン基
板上に直接レジスト膜が形成されている場合を示し、ま
た、横軸上のＳに対応する発生少数牛十リャ寿命時間は
、酸素プラズマエッチング法を使用してレジストが除去
されていないシリコン基板、すなわち汚染されていない
シリコン基板の発生少数キャリャ寿命時間を示す。
この図から、二酸化シリコン膜を８００人程度の厚さに
形成しても、なお、汚染を避けることができないことが
わかる． 第８図参照 第８図は、シリコン基板上に形成された２００人厚の二
酸化シリコン膜上と、この二酸化シリコン膜上に形成さ
れた５０〜１ ， ０００人厚の窒化シリコン膜上とに
レジスト膜を形成し、このレジスト膜を酸素プラズマエ
ッチング法を３回使用して除去した時のＣ−Ｔ特性を示
す。横軸に窒化シリコン膜の膜厚（人）を示し、竪軸に
発生少数キャリャ寿命時間（ｍｓ）を示す．横軸上のＳ
に対応する発生少数キャリャ寿命時間は、第７図と同様
に、汚染されていないシリコン基板の発生少数キャリャ
寿命時間を示す．この図から、窒化シリコン膜を１００
人程度以上の厚さに形成すれば、酸素プラズマエッチン
グ法を使用してレジスト膜を除去してもシリコン基板は
汚染されないことがわかる。
形成しても、なお、汚染を避けることができないことが
わかる． 第８図参照 第８図は、シリコン基板上に形成された２００人厚の二
酸化シリコン膜上と、この二酸化シリコン膜上に形成さ
れた５０〜１ ， ０００人厚の窒化シリコン膜上とに
レジスト膜を形成し、このレジスト膜を酸素プラズマエ
ッチング法を３回使用して除去した時のＣ−Ｔ特性を示
す。横軸に窒化シリコン膜の膜厚（人）を示し、竪軸に
発生少数キャリャ寿命時間（ｍｓ）を示す．横軸上のＳ
に対応する発生少数キャリャ寿命時間は、第７図と同様
に、汚染されていないシリコン基板の発生少数キャリャ
寿命時間を示す．この図から、窒化シリコン膜を１００
人程度以上の厚さに形成すれば、酸素プラズマエッチン
グ法を使用してレジスト膜を除去してもシリコン基板は
汚染されないことがわかる。
［実施例］
以下、図面を参照しつ一、本発明に係る不純物のイオン
注入方法について説明する。
注入方法について説明する。
第２図参照
例えばｐ型シリコン基板１上に、熱酸化法またはＣＶＤ
法を使用して、二酸化シリコン膜２を１００〜・５００
人厚に形成する． 第３図参照 二酸化シリコン膜２上に、シランとアンモニアとを使用
してなすＣＶＤ法を使用してｌＯＯ人厚程度の窒化シリ
コン膜３を形成する。
法を使用して、二酸化シリコン膜２を１００〜・５００
人厚に形成する． 第３図参照 二酸化シリコン膜２上に、シランとアンモニアとを使用
してなすＣＶＤ法を使用してｌＯＯ人厚程度の窒化シリ
コン膜３を形成する。
第４図参照
レジスト膜４を形成し、イオン注入領域に開口を有する
マスクを使用して露光・現像し、イオン注入領域に開口
５を形成する． 第１図参照 例えばｎ型不純物ヒ素を注人工不ルギー６０〜７０Ｋｅ
ｖ、ドーズ量Ｉ Ｘ １ ０１４ｃｍ ”以上をもって
イオン注入してｐ一型領域６を形成する．第５図参照 平行平板型酸素プラズマエノチング装置（図示せず）を
使用し、圧力Ｉ Ｔｏｒｒ程度、温度室温において１５
０ｃｃ／ｍｉｎ程度の酸素を提供し、ｌＫｗ程度の高周
波電力を印加して発生させた酸素プラズマを使用してレ
ジスト膜４をエノチング除去する． 第６図参照 熱リン酸等を使用して、窒化シリコン膜３を除去し、次
いで、フッ酸等を使用して二酸化シリコン１１！Ｊ２を
除去し、ｐ一型領域６を有するｐ型シリコン基板ｌを完
成する． なお、このイオン注入方法は、電界効果トランジスタの
チャンネル形成、バイボーラトランジスタのエミッタ・
ベース形成、拡散抵抗の形成等に使用することができる
． 〔発明の効果〕 以上説明せるとおり、本発明に係る半導体装置の製造方
法においては、半導体層上または半導体層上に形成され
た酸化膜上に窒化シリコン膜を形成し、その上に形成し
たレジスト膜をマスクとして不純物をイオン注入するの
で、酸素プラズマエッチング法を使用してレジスト膜を
除去しても、レジス｝Ｈに含まれる重金属、アルカリ金
属等の不純物は窒化シリコン膜によってブロノクされて
除去されるので、半導体層が汚染されることはない．ま
た、酸素プラズマエッチング法を使用することによって
、高ドーズ量をもって不純物がイオン注入されて変質し
ているレジスト膜は良好に除去される．この結果、半導
体装置の特性劣化は防止され、信転性、歩留りが向上す
る．
マスクを使用して露光・現像し、イオン注入領域に開口
５を形成する． 第１図参照 例えばｎ型不純物ヒ素を注人工不ルギー６０〜７０Ｋｅ
ｖ、ドーズ量Ｉ Ｘ １ ０１４ｃｍ ”以上をもって
イオン注入してｐ一型領域６を形成する．第５図参照 平行平板型酸素プラズマエノチング装置（図示せず）を
使用し、圧力Ｉ Ｔｏｒｒ程度、温度室温において１５
０ｃｃ／ｍｉｎ程度の酸素を提供し、ｌＫｗ程度の高周
波電力を印加して発生させた酸素プラズマを使用してレ
ジスト膜４をエノチング除去する． 第６図参照 熱リン酸等を使用して、窒化シリコン膜３を除去し、次
いで、フッ酸等を使用して二酸化シリコン１１！Ｊ２を
除去し、ｐ一型領域６を有するｐ型シリコン基板ｌを完
成する． なお、このイオン注入方法は、電界効果トランジスタの
チャンネル形成、バイボーラトランジスタのエミッタ・
ベース形成、拡散抵抗の形成等に使用することができる
． 〔発明の効果〕 以上説明せるとおり、本発明に係る半導体装置の製造方
法においては、半導体層上または半導体層上に形成され
た酸化膜上に窒化シリコン膜を形成し、その上に形成し
たレジスト膜をマスクとして不純物をイオン注入するの
で、酸素プラズマエッチング法を使用してレジスト膜を
除去しても、レジス｝Ｈに含まれる重金属、アルカリ金
属等の不純物は窒化シリコン膜によってブロノクされて
除去されるので、半導体層が汚染されることはない．ま
た、酸素プラズマエッチング法を使用することによって
、高ドーズ量をもって不純物がイオン注入されて変質し
ているレジスト膜は良好に除去される．この結果、半導
体装置の特性劣化は防止され、信転性、歩留りが向上す
る．
第１図〜第６図は、本発明の一実施例に係るイオン注入
の工程図である． 第７図は、二酸化シリコン膜上にレジスト膜を形成し、
酸素プラズマエンチング法を使用してレジスト膜を除去
した時のＣ−Ｔ特性図である．第８図は、窒化シリコン
膜上にレジスト膜を形成し、酸素プラズマエッチング法
を使用してレジスト膜を除去した時のＣ−ＴＩ性図であ
る。 半導体層、 酸化膜、 窒化シリコン膜、 レジスト膜、 開口、 ｐ一型領域．
の工程図である． 第７図は、二酸化シリコン膜上にレジスト膜を形成し、
酸素プラズマエンチング法を使用してレジスト膜を除去
した時のＣ−Ｔ特性図である．第８図は、窒化シリコン
膜上にレジスト膜を形成し、酸素プラズマエッチング法
を使用してレジスト膜を除去した時のＣ−ＴＩ性図であ
る。 半導体層、 酸化膜、 窒化シリコン膜、 レジスト膜、 開口、 ｐ一型領域．
Claims (1)
- 【特許請求の範囲】 ［１］半導体層（１）上に窒化シリコン膜（３）を形成
し、 該窒化シリコン膜（３）上にレジスト膜（４）を形成し
、 該レジスト膜（４）を露光・現像して不純物導入領域に
開口（５）を形成し、不純物をイオン注入した後、酸素
プラズマエッチング法を使用して前記レジスト膜（４）
を除去し、次いで、前記窒化シリコン膜（３）を除去す
る 工程を有することを特徴とする半導体装置の製造方法。 ［２］半導体層（１）上に酸化膜（２）を形成し、該酸
化膜（２）上に窒化シリコン膜（３）を形成し、該窒化
シリコン膜（３）上にレジスト膜（４）を形成し、 該レジスト膜（４）を露光・現像して不純物導入領域に
開口（５）を形成し、不純物をイオン注入した後、酸素
プラズマエッチング法を使用して前記レジスト膜（４）
を除去し、次いで、前記窒化シリコン膜（３）と前記酸
化膜（２）とを除去する 工程を有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5510189A JPH02235330A (ja) | 1989-03-09 | 1989-03-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5510189A JPH02235330A (ja) | 1989-03-09 | 1989-03-09 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02235330A true JPH02235330A (ja) | 1990-09-18 |
Family
ID=12989358
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5510189A Pending JPH02235330A (ja) | 1989-03-09 | 1989-03-09 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02235330A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109994370A (zh) * | 2019-03-04 | 2019-07-09 | 上海华力集成电路制造有限公司 | Mos晶体管的制造方法及去除氮化膜上玷污的方法 |
-
1989
- 1989-03-09 JP JP5510189A patent/JPH02235330A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109994370A (zh) * | 2019-03-04 | 2019-07-09 | 上海华力集成电路制造有限公司 | Mos晶体管的制造方法及去除氮化膜上玷污的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5244819A (en) | Method to getter contamination in semiconductor devices | |
| US4716451A (en) | Semiconductor device with internal gettering region | |
| JPH02235330A (ja) | 半導体装置の製造方法 | |
| JP3336734B2 (ja) | 素子分離領域の形成方法 | |
| US5284793A (en) | Method of manufacturing radiation resistant semiconductor device | |
| JPS63181378A (ja) | 半導体装置の製造方法 | |
| JP2680448B2 (ja) | 耐放射線半導体装置の製造方法 | |
| KR0166794B1 (ko) | 그레이디드 접합 형성방법 | |
| JPH0437168A (ja) | 半導体装置及びその製造方法 | |
| JPH04239776A (ja) | 半導体装置の製造方法 | |
| JPH0418744A (ja) | 半導体ウェーハ支持方法 | |
| JPS60105230A (ja) | パタ−ン形成方法 | |
| JPS63115362A (ja) | 半導体装置の製造方法及び半導体体部 | |
| JPH05182977A (ja) | 半導体装置の製造方法 | |
| JPS6197822A (ja) | 半導体装置の製造方法 | |
| JPH04309226A (ja) | 半導体装置の製造方法 | |
| JPH01135067A (ja) | 半導体装置の製造方法 | |
| JPH0529240A (ja) | 半導体装置の製造方法 | |
| JPS59119761A (ja) | 半導体装置の製造方法 | |
| JPH05291290A (ja) | 半導体装置の製造方法 | |
| JPS61264723A (ja) | 半導体装置の製造方法 | |
| JPS5886768A (ja) | 半導体装置の製造方法 | |
| JPH0492438A (ja) | 半導体装置の製造方法 | |
| JPH01109738A (ja) | 半導体装置の製造方法 | |
| JPS62165950A (ja) | 半導体装置の製造方法 |