JPH022355B2 - - Google Patents
Info
- Publication number
- JPH022355B2 JPH022355B2 JP59275151A JP27515184A JPH022355B2 JP H022355 B2 JPH022355 B2 JP H022355B2 JP 59275151 A JP59275151 A JP 59275151A JP 27515184 A JP27515184 A JP 27515184A JP H022355 B2 JPH022355 B2 JP H022355B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- synchronization signal
- horizontal synchronization
- composite video
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000002131 composite material Substances 0.000 claims description 50
- 238000000926 separation method Methods 0.000 claims description 16
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 9
- 238000001514 detection method Methods 0.000 claims description 7
- 230000010355 oscillation Effects 0.000 claims description 6
- 230000001360 synchronised effect Effects 0.000 claims description 3
- 230000000737 periodic effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Synchronizing For Television (AREA)
- Studio Circuits (AREA)
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、VTR（ビデオテープレコーダ）等の
映像再生機器からの再生複合映像信号にメモリ装
置部から読出された映像情報信号をスーパーイン
ポーズしてCRT（陰極線管）等を有する表示部に
表示する表示装置に関し、更に詳しくは、再生複
合映像信号に含まれる水平同期信号の欠落検出及
び垂平同期信号の帰線時間近傍の予め定める時間
に対応する水平同期信号の除去をすると共に、こ
れら水平同期信号の欠落検出又は除去の各動作に
基づいて作成する周期信号を水平同期信号として
再生複合信号に追加し出力するようにした表示装
置に関する。Detailed Description of the Invention (Industrial Application Field) The present invention superimposes a video information signal read out from a memory unit onto a reproduced composite video signal from a video playback device such as a VTR (video tape recorder). Regarding a display device that displays on a display section having a CRT (cathode ray tube) or the like, more specifically, detection of missing horizontal synchronization signals included in a reproduced composite video signal and a predetermined time near the retrace time of vertical synchronization signals. The present invention relates to a display device that removes a horizontal synchronizing signal corresponding to a horizontal synchronizing signal, and adds and outputs a periodic signal created based on each operation of detecting or removing a missing horizontal synchronizing signal as a horizontal synchronizing signal to a reproduced composite signal. .
（従来の技術）
従来から、映像再生機器の再生複合映像信号
に、メモリ装置部に格納されている文字、図形等
の映像情報を所定の信号に変換してスーパーイン
ポーズする表示装置がよく知られている。(Prior Art) Display devices that convert video information such as characters and graphics stored in a memory unit into a predetermined signal and superimpose it on a composite video signal reproduced by a video playback device have been well known. It is being
この種の表示装置として、例えば、映像再生機
器の再生複合映像信号（アナログ信号）中に含ま
れている水平及び垂直の各周期信号を個々に分離
する手段と、該手段による同期信号でメモリ装置
部の同期をとりながらデータを読出し、Ｄ／Ａ変
換して映像再生機器の再生複合映像信号に加算
（混合）して表示部に出力する手段を備えたもの
がある。 This type of display device includes, for example, means for individually separating each horizontal and vertical periodic signal contained in a reproduced composite video signal (analog signal) of a video reproduction device, and a memory device using a synchronizing signal by the means. Some devices are equipped with means for reading out data while synchronizing the parts, converting it from D/A, adding it to (mixing with) the reproduced composite video signal of the video reproduction device, and outputting it to the display part.
以上の構成において、表示装置は、再生複合映
像信号中から得た同期信号により、メモリ装置部
に格納されている所望の映像情報信号を映像再生
機器の再生複合映像信号にスーパーインポーズす
ることができる。 In the above configuration, the display device can superimpose the desired video information signal stored in the memory unit onto the reproduced composite video signal of the video playback device using the synchronization signal obtained from the reproduced composite video signal. can.
（発明が解決しようとする問題点）
しかし、従来の表示装置にあつては、映像再生
機器の再生複合映像信号中に含まれている同期信
号にのみ依存する構成となつているため、映像再
生機器の再生複合映像信号中の同期信号が欠落す
ると、その間、メモリ装置部からの読出しができ
ないうえに、表示部における合成画像がひどく乱
れるという問題がある。特にVTRの場合、再生
画像を一時停止させてメモリ装置部からの映像情
報信号をスーパーインポーズするとき、数Ｈ（Ｈ
は水平同期信号の周期である）にわたり水平同期
信号が欠落するので実際には使用できない。又、
映像再生機器の再生複合映像信号の垂直同期信号
の帰線時間の近傍ではノズルが多く水平同期信号
の分離に困難さが伴うため、合成画像が安定しな
いという問題もある。(Problem to be Solved by the Invention) However, conventional display devices have a configuration that relies only on synchronization signals included in the composite video signal reproduced by the video playback device, so the video playback If the synchronization signal in the reproduced composite video signal of the device is missing, there is a problem that reading from the memory device section is not possible during that time, and the composite image on the display section is severely distorted. Particularly in the case of a VTR, when the reproduced image is temporarily stopped and the video information signal from the memory unit is superimposed, several H (H
is the period of the horizontal synchronizing signal), so the horizontal synchronizing signal is lost, so it cannot be used in practice. or,
Near the retrace time of the vertical synchronization signal of the reproduced composite video signal of the video reproduction device, there are many nozzles and it is difficult to separate the horizontal synchronization signal, so there is also the problem that the composite image is unstable.
（問題点を解決するための手段）
本発明は、上記に鑑みてなされたものであり、
その目的は、再生複合映像信号の一時停止状態や
垂直同期信号の帰線近傍にあつても、メモリ装置
部からの映像情報信号を安定してスーパーインポ
ーズすることができる表示装置を提供するにあ
る。(Means for solving the problems) The present invention has been made in view of the above,
The purpose is to provide a display device that can stably superimpose a video information signal from a memory unit even when the reproduced composite video signal is in a pause state or near the retrace line of a vertical synchronization signal. be.
上記目的を達成する本発明の表示装置は、再生
複合映像信号に含まれる水平同期信号の欠落検出
及び垂平同期信号の帰線時間近傍の予め定める時
間に対応する水平同期信号の除去をすると共に、
これら水平同期信号の欠落検出又は除去の各動作
に基づいて作動する周期信号を水平同期信号とし
て再生複合映像信号に追加し出力する構成となつ
ている。 A display device of the present invention that achieves the above object detects the omission of a horizontal synchronizing signal included in a reproduced composite video signal, removes a horizontal synchronizing signal corresponding to a predetermined time near the retrace time of a vertical synchronizing signal, and ,
The structure is such that a periodic signal activated based on each operation of detecting or removing a missing horizontal synchronizing signal is added to the reproduced composite video signal as a horizontal synchronizing signal and output.
（実施例）
以下、図面を参照し本発明について詳細に説明
する。(Example) Hereinafter, the present invention will be described in detail with reference to the drawings.
第１図は、本発明の一実施例を示す構成図であ
る。表示装置は、信号処理部とメモリ装置部に分
けられる。信号処理部は、映像再生機器１からの
再生複合映像信号Eaを水平同期信号分離回路２
と、垂直同期信号分離回路３と、再生複合映像信
号補正回路４とに夫々入力する構成となつてい
る。水平同期信号分離回路２は、以下の回路と共
に補正水平同期信号を作成する手段を構成する。
即ち、該手段は、再生複合映像信号Eaから水平
同期信号Ebを分離する水平同期信号分離回路２
と、水平同期信号Ebの1H間隔を検出して1Hの信
号が検出されないとき、“１”の信号Ecを出力す
る水平同期信号欠落検出回路５と、垂直同期信号
分離回路３からの垂直同期信号Ebの帰線時間近
傍で予め定める時間に（特にポーズのときにノイ
ズが多い区間）、強制的に再生複合映像信号Eaか
ら水平同期信号成分を除去する信号Eeを出力す
る水平同期信号強制補間制御回路６と、信号Eb，
Ec及びEeを入力して補正水平同期信号Efを出力す
る補正水平同期信号発生回路７とで構成される。
補正水平同期信号発生回路７は、信号Ec及びEe
を入力するORゲート８と、ORゲート８制で制
御される同期信号発振回路９と、同期信号発振回
路９の出力信号及び信号Ebを加算出力する加算
器１０とを有する。再生複合映像信号補正回路４
は、信号Eeによつて制御され、再生複合映像信
号Eaの特定区間の水平同期信号成分を除去した
信号Egを出力する信号クリア回路１１と、信号
Egに信号Efを付加し、補正された再生複合映像信
号Ehを出力する水平補間同期信号追加回路１２
とで構成されている。 FIG. 1 is a configuration diagram showing an embodiment of the present invention. A display device is divided into a signal processing section and a memory device section. The signal processing section converts the reproduced composite video signal E a from the video reproduction device 1 into the horizontal synchronization signal separation circuit 2
, a vertical synchronizing signal separation circuit 3, and a reproduced composite video signal correction circuit 4, respectively. The horizontal synchronization signal separation circuit 2 constitutes means for creating a corrected horizontal synchronization signal together with the following circuits.
That is, the means includes a horizontal synchronization signal separation circuit 2 that separates the horizontal synchronization signal E b from the reproduced composite video signal E a .
, a horizontal synchronization signal loss detection circuit 5 which detects the 1H interval of the horizontal synchronization signal E b and outputs a "1" signal Ec when a 1H signal is not detected, and a vertical synchronization signal from the vertical synchronization signal separation circuit 3. Horizontal synchronization that outputs a signal E e that forcibly removes the horizontal synchronization signal component from the reproduced composite video signal E a at a predetermined time near the retrace time of the signal E b (particularly in the noisy section during pause). The signal forced interpolation control circuit 6 and the signal E b ,
The corrected horizontal synchronizing signal generation circuit 7 inputs E c and E e and outputs a corrected horizontal synchronizing signal E f .
The correction horizontal synchronization signal generation circuit 7 generates signals E c and E e
, a synchronizing signal oscillation circuit 9 controlled by the OR gate 8 system, and an adder 10 adding and outputting the output signal of the synchronizing signal oscillating circuit 9 and the signal E b . Reproduction composite video signal correction circuit 4
is controlled by the signal E e and outputs a signal E g obtained by removing the horizontal synchronization signal component of a specific section of the reproduced composite video signal E a ;
Horizontal interpolation synchronization signal addition circuit 12 that adds signal E f to E g and outputs a corrected reproduced composite video signal E h
It is made up of.
一方、メモリ装置部は、信号Ed、位相同期回
路１３（読出クロツク発生回路１４と分周回路１
５とで信号Efに同期する信号E1を作成する回路）
からの信号E1及び文字・図形書込装置１６からの
信号EJに基づき所定の処理をする文字・図形メモ
リ制御回路１７を有し、この文字・図形メモリ制
御回路１７の制御の下で、文字・図形メモリ１８
から所望のデータを読出し、Ｄ／Ａ変換器１９で
信号変換等を行つて、スーパーインポーズする映
像情報信号Ekを文字・図形信号加算器２０に与
える構成となつている。そして、文字・図形信号
加算器２０が信号Ekを信号Ehに加算し、その合
成信号E1を表示器２１に出力するようになつてい
る。 On the other hand, the memory device section receives the signal Ed, the phase synchronization circuit 13 (the read clock generation circuit 14 and the frequency division circuit 1).
5 and a circuit that creates a signal E1 synchronized with the signal E f )
It has a character/figure memory control circuit 17 that performs predetermined processing based on the signal E1 from the character/figure writing device 16 and the signal EJ from the character/figure writing device 16, and under the control of this character/figure memory control circuit 17, Character/graphic memory 18
Desired data is read out from the input signal, a D/A converter 19 performs signal conversion, etc., and a video information signal E k to be superimposed is provided to a character/graphic signal adder 20 . Then, the character/graphic signal adder 20 adds the signal E k to the signal E h and outputs the composite signal E 1 to the display 21 .
次に、上記表示装置の動作について第２図及び
第３図を参照して説明する。 Next, the operation of the display device will be explained with reference to FIGS. 2 and 3.
再生操作にともない映像再生機器１からの再生
複合映像信号Eaが水平同期信号分離回路２、垂
直同期信号分離回路３及び信号クリア回路１１に
同時に与えられ、水平同期信号分離回路２は水平
同期信号Ebを（第２図イ）、又、垂直同期信号分
離回路３は垂直同期信号Ed（第３図イ）を夫々分
離し出力すると共に、信号クリア回路１１は大平
同期信号強制補間制御回路６からの制御信号Ee
に基づく動作をする。このとき、水平同期信号欠
落検出回路５は、水平同期信号Ebの欠落の有無
をチエツクをし、欠落があつたとき、信号Ecを
"1"にする（第２図ロ）。又、水平同期信号強制
補間制御回路６は、垂直同期信号Edに同期し、
かつ、予め定められている一定時間（ノイズが多
い時間）、信号Eeを“１”にする第３図ロ）。こ
れらの各信号を入力する補正水平同期信号発生回
路７において、同期信号発振回路９は、信号Ecが
“１”のとき又は信号Eeが“１”のときに、水平
同期信号Ebと同じ周期1Hの信号を出力し、加算
器１０は、この周期信号発振回路９の出力信号と
水平同期信号Ebとを加算して補正水平同期信号Ef
を出力する（第２図ハ及び第３図ハ）。即ち、補
正水平同期信号Efとして、映像再生機器１からの
水平同期信号Ebが安定な区間にあつては、水平
同期信号Ebそのものが出力され、再生複合映像
信号Eaの水平同期信号Ebが欠落している区間又
は水平同期信号Ebの不安定な区間にあつては、
同期信号発振回路９からの信号が出力される。従
つて、補正水平同期信号発生回路７からは、再生
複合映像信号Eaが与えられている間、常に安定
した補正水平同期信号Efが出力される。この補正
水平同期信号Efが装置内及び外部に出力する信号
の水平同期信号の基準として用いられる。 Along with the playback operation, the reproduced composite video signal E a from the video playback device 1 is simultaneously given to the horizontal synchronization signal separation circuit 2, the vertical synchronization signal separation circuit 3, and the signal clear circuit 11, and the horizontal synchronization signal separation circuit 2 receives the horizontal synchronization signal. The vertical synchronization signal separation circuit 3 separates and outputs the vertical synchronization signal E b (Fig. 2A) and the vertical synchronization signal E d (Fig. 3A), and the signal clear circuit 11 outputs the Ohira synchronization signal forced interpolation control circuit. Control signal E e from 6
Take action based on. At this time, the horizontal synchronizing signal loss detection circuit 5 checks whether or not the horizontal synchronizing signal E b is missing, and when there is a loss, the horizontal synchronizing signal E c is detected.
Set it to "1" (Figure 2 B). Further, the horizontal synchronization signal forced interpolation control circuit 6 is synchronized with the vertical synchronization signal Ed ,
And, for a predetermined certain period of time (time when there is a lot of noise), the signal E e is set to "1" (Fig. 3b). In the corrected horizontal synchronization signal generation circuit 7 which receives each of these signals, the synchronization signal oscillation circuit 9 generates the horizontal synchronization signal E b and the horizontal synchronization signal E b when the signal E c is “1” or when the signal E e is “1”. The adder 10 outputs a signal with the same period of 1H, and adds the output signal of the periodic signal oscillation circuit 9 and the horizontal synchronization signal E b to generate a corrected horizontal synchronization signal E f
(Figure 2C and Figure 3C). That is, when the horizontal synchronization signal E b from the video reproduction device 1 is stable as the corrected horizontal synchronization signal E f , the horizontal synchronization signal E b itself is output, and the horizontal synchronization signal of the reproduced composite video signal E a is output. In the section where E b is missing or the horizontal synchronization signal E b is unstable,
A signal from the synchronization signal oscillation circuit 9 is output. Therefore, the corrected horizontal synchronizing signal generation circuit 7 always outputs a stable corrected horizontal synchronizing signal E f while the reproduced composite video signal E a is being applied. This corrected horizontal synchronization signal E f is used as a reference for horizontal synchronization signals for signals output within the device and outside.
再生複合映像信号補正回路４において、信号ク
リア回路１１は、信号Eeによつて制御され、再
生複合映像信号Eaから水平同期信号Ebを強制的
に一定区間除去、即ち、強制補間区間をクリアし
た再生複合映像信号Egを出力する（第３図ニ）。
そして、水平補間同期信号追加回路１２は、この
再生複合映像信号Egに補正水平同期信号E1を追加
し、その合成信号（補正された再生複合映像信
号）Ehを文字・図形信号加算器２０に出力する
（第３図ホ）。 In the reproduced composite video signal correction circuit 4, the signal clear circuit 11 is controlled by the signal E e , and forcibly removes a certain section of the horizontal synchronization signal E b from the reproduced composite video signal E a , that is, a forced interpolation interval. The cleared reproduced composite video signal E g is output (Fig. 3 D).
Then, the horizontal interpolation synchronization signal addition circuit 12 adds a corrected horizontal synchronization signal E 1 to this reproduced composite video signal E g , and sends the composite signal (corrected reproduced composite video signal) E h to the character/graphic signal adder. 20 (Figure 3 E).
一方、位相同期回路１３において、読出クロツ
ク発生回路１４は、補正水平同期信号Efを入力
し、分周回路１５の帰還ループを働かせ、位相同
期をとりながら補正水平同期信号Efを逓倍した読
出クロツクE1を出力する。文字・図形メモリ制御
回路１７は、文字・図形書込装置１６からの描画
信号EJを受け、読出クロツクE1及び垂直同期信号
Edと同期をとりながら所望の映像情報データを
読出し、アドレスを文字・図形メモリ１８に対し
て発生させる。Ｄ／Ａ変換器１９は、文字・図形
メモリ１８の映像情報データをアナログ映像情報
信号Ekに変換して文字・図形信号加算器２０に
出力する（第２図ホ）。文字・図形信号加算器２
０は、この映像情報信号Ekを再生複合映像信号
補正回路４からの補正された再生複合映像信号
Ehに加算合成（混合）し、合成された信号（再
生複合映像信号）E1を表示部２１に出力する（第
２図ヘ）。 On the other hand, in the phase synchronization circuit 13, the readout clock generation circuit 14 inputs the corrected horizontal synchronization signal E f and activates the feedback loop of the frequency divider circuit 15 to perform readout that is multiplied by the corrected horizontal synchronization signal E f while maintaining phase synchronization. Outputs clock E1 . The character/figure memory control circuit 17 receives a drawing signal EJ from the character/figure writing device 16, and receives a readout clock E1 and a vertical synchronization signal.
Desired video information data is read out in synchronization with Ed , and an address is generated for the character/graphic memory 18. The D/A converter 19 converts the video information data in the character/graphic memory 18 into an analog video information signal E k and outputs it to the character/graphic signal adder 20 (FIG. 2, E). Character/graphic signal adder 2
0 is the reproduced composite video signal corrected from the reproduced composite video signal correction circuit 4 for this video information signal E k
E h is added and synthesized (mixed), and the synthesized signal (reproduced composite video signal) E 1 is output to the display section 21 (FIG. 2).
上記動作において、補正水平同期信号Efは、再
生複合映像信号Eaに基づく画像を一時停止状態
にしても出力されるため、一時停止状態にあつて
もメモリ装置部からの映像情報信号の読出しを行
うことができ、しかも、表示部２１へは画像停止
区間の水平同期信号を付加した再生複合映像信号
E1を出力することができる。又、垂直同期信号Ed
の帰線時間近傍のノイズの多い区間に対し、再生
複合映像信号Eaに含まれる水平同期信号Ebにか
えて補正水平同期信号発生回路７による補正水平
同期信号Efを使用するため、前記区間における再
生複合映像信号E1に含む水平同期信号を安定させ
ることができる。 In the above operation, since the corrected horizontal synchronization signal E f is output even when the image based on the reproduced composite video signal E a is in a paused state, the video information signal cannot be read from the memory device section even in the paused state. Moreover, the display unit 21 displays a reproduced composite video signal to which a horizontal synchronization signal of the image stop section is added.
E 1 can be output. Also, vertical synchronization signal E d
In order to use the corrected horizontal synchronizing signal E f from the corrected horizontal synchronizing signal generation circuit 7 instead of the horizontal synchronizing signal E b included in the reproduced composite video signal E a for the noisy section near the retrace time of The horizontal synchronization signal included in the reproduced composite video signal E 1 in the section can be stabilized.
（発明の効果）
以上、説明の通り、本発明の表示装置によれ
ば、再生複合映像信号に含まれる水平同期信号の
欠落検出及び垂直同期信号の帰線時間近傍の予め
定める時間に対応する水平同期信号の除去をする
と共に、これら水平同期信号の欠落検出又は除去
の各動作に基づいて作成する周期信号を水平同期
信号として再生複合映像信号に追加し出力するよ
うにしたため、再生複合映像信号の一時停止状態
や垂直同期信号の帰線時間近傍にあつても、メモ
リ装置部からの映像情報信号を安定してスーパー
インポーズすることができる。(Effects of the Invention) As described above, according to the display device of the present invention, missing horizontal synchronizing signals included in a reproduced composite video signal are detected, and horizontal In addition to removing the synchronization signal, a periodic signal created based on each operation of detecting or removing the horizontal synchronization signal is added to and output as a horizontal synchronization signal to the reproduced composite video signal. Even in a pause state or near the retrace time of the vertical synchronization signal, the video information signal from the memory device section can be stably superimposed.
第１図は、本発明の一実施例を示す構成図、第
２図及び第３図は、本発明の動作説明図である。
１……映像再生装置、２……水平同期信号分離
回路、３……垂直同期信号分離回路、４……再生
複合映像信号補正回路、５……水平同期信号欠落
検出回路、６……水平同期信号強制補間制御回
路、７……補正水平同期信号発生回路、９……同
期信号発振回路、１２……水平補間同期信号追加
回路、１３……位相同期回路、１４……読出クロ
ツク発生回路、１６……文字・図形書込装置、１
７……文字・図形メモリ制御回路、１８……文
字・図形メモリ、２０……文字・図形信号加算器
２０。
FIG. 1 is a block diagram showing an embodiment of the present invention, and FIGS. 2 and 3 are diagrams illustrating the operation of the present invention. 1...Video playback device, 2...Horizontal synchronization signal separation circuit, 3...Vertical synchronization signal separation circuit, 4...Reproduction composite video signal correction circuit, 5...Horizontal synchronization signal missing detection circuit, 6...Horizontal synchronization Signal forced interpolation control circuit, 7...Correction horizontal synchronization signal generation circuit, 9...Synchronization signal oscillation circuit, 12...Horizontal interpolation synchronization signal addition circuit, 13...Phase synchronization circuit, 14...Reading clock generation circuit, 16 ...Character/graphic writing device, 1
7... Character/graphic memory control circuit, 18... Character/graphic memory, 20... Character/graphic signal adder 20.
Claims (1)
び垂直の各同期信号を個々に分離する分離回路
と、該分離回路から得る同期信号に同期して読出
されるメモリ装置部からの映像情報信号を前記再
生複合映像信号に重畳して表示部に出力する加算
回路を備える表示装置において、 前記分離回路からの水平同期信号の欠落を検出
し、欠落検出信号を補正水平同期信号発生回路に
出力する水平同期信号欠落検出回路と、前記分離
回路からの垂直同期信号に同期し、かつ、該信号
の帰線時間近傍の予め定める時間、補正水平同期
信号発生回路及び再生複合映像信号補正回路それ
ぞれに制御信号を出力する水平同期信号強制補間
制御回路と、前記欠落検出信号又は前記制御信号
により所定の期間、発振回路を駆動して水平同期
信号と同じ周期の信号を出力し、それ以外のとき
には、水平同期信号分離回路の出力信号を出力す
る補正水平同期信号発生回路と、前記制御信号に
より所定の期間、前記再生複合映像信号における
水平同期信号を強制的に前記補正水平同期信号発
生回路の出力信号に置換してなる合成信号を再生
複合映像信号として出力する再生複合映像信号補
正回路を備えることを特徴とする表示装置。[Scope of Claims] 1. A separation circuit that separately separates each horizontal and vertical synchronization signal from a reproduced composite video signal of a video reproduction device, and a memory device section that is read out in synchronization with the synchronization signal obtained from the separation circuit. A display device comprising an adder circuit that superimposes a video information signal on the reproduced composite video signal and outputs the same to a display section, detects a loss of the horizontal synchronization signal from the separation circuit, and generates a horizontal synchronization signal to correct the loss detection signal. A horizontal synchronization signal loss detection circuit outputted to the circuit, a correction horizontal synchronization signal generation circuit synchronized with the vertical synchronization signal from the separation circuit, and a predetermined time near the retrace time of the signal, and a reproduced composite video signal correction circuit. a horizontal synchronization signal forced interpolation control circuit that outputs a control signal to each circuit; and a horizontal synchronization signal forced interpolation control circuit that drives an oscillation circuit for a predetermined period using the missing detection signal or the control signal to output a signal with the same period as the horizontal synchronization signal; In this case, a correction horizontal synchronization signal generation circuit outputs the output signal of the horizontal synchronization signal separation circuit, and the correction horizontal synchronization signal generation circuit forcibly generates the horizontal synchronization signal in the reproduced composite video signal for a predetermined period according to the control signal. 1. A display device comprising: a reproduced composite video signal correction circuit that outputs a composite signal obtained by replacing the output signal of , as a reproduced composite video signal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59275151A JPS61157084A (en) | 1984-12-28 | 1984-12-28 | Display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59275151A JPS61157084A (en) | 1984-12-28 | 1984-12-28 | Display device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61157084A JPS61157084A (en) | 1986-07-16 |
| JPH022355B2 true JPH022355B2 (en) | 1990-01-17 |
Family
ID=17551382
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59275151A Granted JPS61157084A (en) | 1984-12-28 | 1984-12-28 | Display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61157084A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1993014593A1 (en) * | 1992-01-10 | 1993-07-22 | Citizen Watch Co., Ltd. | Liquid crystal display device |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4639765A (en) * | 1985-02-28 | 1987-01-27 | Texas Instruments Incorporated | Synchronization system for overlay of an internal video signal upon an external video signal |
| JPH0182561U (en) * | 1987-11-20 | 1989-06-01 | ||
| JPH01174179A (en) * | 1987-12-28 | 1989-07-10 | Ricoh Co Ltd | image insertion device |
| JPH02290373A (en) * | 1989-04-17 | 1990-11-30 | Nec Ic Microcomput Syst Ltd | Noise reduction circuit |
| JPH03147485A (en) * | 1989-11-02 | 1991-06-24 | Hitachi Ltd | Video synthesis device |
-
1984
- 1984-12-28 JP JP59275151A patent/JPS61157084A/en active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1993014593A1 (en) * | 1992-01-10 | 1993-07-22 | Citizen Watch Co., Ltd. | Liquid crystal display device |
| GB2270440A (en) * | 1992-01-10 | 1994-03-09 | Citizen Watch Co Ltd | Liquid crystal display device |
| GB2270440B (en) * | 1992-01-10 | 1995-11-29 | Citizen Watch Co Ltd | A liquid crystal display device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61157084A (en) | 1986-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5038219A (en) | Video signal recording apparatus | |
| JPH06217229A (en) | Method and apparatus for processing picture-in-picture signal in high picture quality tv | |
| EP0743798A2 (en) | Apparatus and method to derive a television color subcarrier frequency signal from a computer video signal | |
| JPH022355B2 (en) | ||
| US5504534A (en) | Video signal processing apparatus with synchronization control | |
| EP0631437B1 (en) | System for recording teletext data | |
| US5887114A (en) | Video memory device for processing a digital video signal comprising a separation means which separates a horizontal synchronizing signal from a digital video signal | |
| US5400148A (en) | Video signal processing apparatus having series connected timing control circuits | |
| EP0865198B1 (en) | Method and device for arranging digitized image signals or data in orthogonal rows and columns | |
| KR100282369B1 (en) | Video signal converter | |
| JP2999525B2 (en) | Hi-vision receiver control method and device | |
| KR930005339B1 (en) | Error correction circuit during variable speed playback in the Double Azimuth 4-head VTR | |
| JP3238543B2 (en) | Image processing method and image processing apparatus | |
| JP3734306B2 (en) | Color encoder | |
| JP3138148B2 (en) | Video signal converter | |
| JPH042539Y2 (en) | ||
| KR900008244Y1 (en) | Image recording and reproducing circuit of the magnetic recording and reproducing apparatus | |
| KR100280848B1 (en) | Video Scanning Conversion Circuit | |
| JP3946795B2 (en) | VTR with LCD panel display | |
| JP2641626B2 (en) | MUSE signal recording device | |
| JPH0744141A (en) | Video signal converting device | |
| JP2989057B2 (en) | Character / graphic superimposition video system | |
| JP3019310B2 (en) | Automatic frequency control circuit | |
| JPH0654965B2 (en) | Video editing system | |
| JPH05207418A (en) | Video signal recording and reproducing device |