JPH022360B2 - - Google Patents

Description

【発明の詳細な説明】 本発明はデイジタル信号の電話交換用装置に関
係し、特にPCMフレーム同期ユニツトに関係す
る。

2.048Mbit／sPCMグループで伝送される広帯
域情報流の交換時に、対処すべき技術的問題点の
１つは時間交換ステージを信号が通過する際フレ
ームの個別チヤネルの順序付けを維持することに
ある。特に、交換ステージの入力におけるフレー
ムの或るチヤネルシーケンスは出フレームにおい
ても等しく維持されなければならない。現在得られ
るものは、64Kbit／sPCMチヤネル交換に関する
限りは、各チヤネルのビツトに対してだけであ
る。

一方、１チヤネル以上を占有する信号、例えば
ビデオ信号符号化装置から得られる信号の正しい
交換を保証するためには、個別チヤネルの順序付
けを得ることも有用である。

前記の場合、受信したテレビジヨン画像を正し
く再生するためには出情報流を形成する全個別チ
ヤネルの正しい時間順序を維持する必要がある。

現在、個別フレーム番号を、またフレーム内で
個別チヤネル番号を認識出来る論理回路は公知で
ある。これ等の回路は、それ等が情報流順序付け
を維持するための初期データを供給するため、フ
レーム同期装置に必要な要素である。

しかしながら、これ等の回路は要求された同期
を実施するように介在させることが出来ない。

以下に記載する同期ユニツトは、時間交換ステ
ージの出力でPCM流の順序付けを保証するため、
64Kbit／ｓの伝送速度の広帯域デイジタル流に
対する交換ノードの実施を許容するものである。

本発明は、タイミング信号及び同期信号４ｂ，
４ｃを供給する出力に与えられるべきPCMフレー
ムと入PCMフレームを同期付けて、広帯域情報
流に属するチヤネルの順序付けを保証するPCM
フレーム同期ユニツトを与えるもので、該ユニツ
トは、 −入PCMフレームに関するタイミング及び同期
信号の機能において、 −受信されたチヤネルが奇数か偶数かを示し、前
記の第１及び第２のレジスタを制御する信号及
びその補数信号と、 −入チヤネルの番号とフレームの種類とを表わす
信号と、 −入チヤネルオクテツトの受信完了を示す信号
と、 −PCMフレームの始めを示す信号と、 −入チヤネルのオクテツトが可用であることを示
す信号とを送出する第１の周波数分割器と、 −入PCMフレームが同期付けられるべきタイミ
ング及び同期信号の機能において、 −出力に与えらるべきチヤネルが偶数か奇数かを
示す信号及びその補数信号と、 −出力に与えられるべきチヤネル番号を表わす信
号と、 −チヤネル周波数の２倍の周波数で、相互に位相
がずれた３個のパルス信号と、 −出力に与えられるべきPCMフレームの始めを
示す信号と、 −チヤネル周波数の半分に等しい周波数の第１信
号と、 −チヤネル周波数の半分の周波数を有し、且つ第
１信号に比してタイムスロツト分だけ位相がず
れた第２信号とを送出する第２周波数分割器
と、 −受信されたチヤネルが奇数か偶数かを示す前記
の信号の指令に際し、また使用可能信号の受信
に際し、前記の第１或いは第２のレジスタによ
り供給されるチヤネル内容を抽出出来る第１マ
ルチプレクサと、 −交換信号の指令に際して出力に与えられるべき
入チヤネルの番号を表わす信号を抽出する第２
マルチプレクサと、 −２つの部分に小分割された乱アクセスメモリに
して、そのデータ入力が前記の第１マルチプレ
クサの出力に接続され、アドレス入力が前記の
第２マルチプレクサの出力に接続され、一方書
込みを可能にする入力と、該書込みの間に２つ
の部分の１つを交換する入力と、出力データを
可能にする入力及び読出しの間に２つの部分の
１つを交換する入力とが論理回路に接続されて
なる乱アクセスメモリと、 −乱アクセスメモリにより供給されるPCMチヤ
ネルの内容を交互に、且つ逐次に記憶し、出力
に与えられるべきチヤネルが偶数か奇数かを示
す前記の信号により制御され、且つチヤネル周
波数の半分に等しい周波数を有する前記の第１
及び第２の信号の記憶を可能にされる第３及び
第４のレジスタとからなる同期ユニツトであ
り、 −前記の論理回路が前記の周波数分割器から受信
された信号の、及び入フレームのタイミング信
号の機能において、前記のマルチプレクサと前
記の乱アクセスメモリとを制御して なるものである。

本発明の前記の特徴、及びその他の特徴は、例
示として与えられ、限定するものではない好まし
い実施例についての下記記載により、また添付図
面により、一層明瞭にされよう。

以下の記載においては、或るPCMフレーム同
期ユニツトUS１，US２，US３が第１図のブロ
ツク図に示した多重ビデオ会議交換ユニツトにそ
う入される特定の場合について引用する。

公知のように、多重ビデオ会議システムは、２
つ以上の異なる場所に離れている人々の間の通信
を可能にする画像や音声及びその他の信号の伝送
を与えるものである。ビデオ会議システムは基本
的には講演が行われたり、情報の収集や再生に用
いる装置とが与えられる若干の設備のある室と、
接続されたその他の室に情報を送る交換ユニツト
とからなる。室或いは他の交換ユニツトから送出
されたビデオ情報は2.048Mbit／ｓの速さでPCM
符号化され、一方音声情報や存在する信号は相応
してより小さな速度で符号化される。

第１図において、US１，US２，US３は本発
明が与える３つの同期ユニツトを示したもので、
これは結線１，２及び３を通してビデオ会議室か
らの2.048Mbit／sPCM流を受信する。双方向結
線４，５及び６によつて、出信号流は時間交換ス
テージCTに導かれ、該ステージCTの同期及びタ
イミング信号は同期ユニツトUS１，US２，US
３に送られる。

次にこのCTは結線７，８及び９により出力イ
ンターフエースIU１，IU２，及びIU３に接続さ
れる。

次に適切に交換された情報流が結線１０，１
１，及び１２を通してビデオ会議室に返送され
る。

制御ユニツトCCは音声レベルに基づく自動基
準に従つて、またそこにいる人々からのリクエス
ト基準に従つて、各種の室の交換を制御する。

音声交換ユニツトCVは、室から送出される音
声チヤネルを結線１３を通して受信し、また音声
レベルが顕著なスピーカチヤネルを検出する。ユ
ニツトCCを制御し、結線１４を通して供給され
るこの情報は自動基準により与えられる交換動作
の実施を許容する。

交換ユニツトは診断ユニツトCDによつて完成
し、該診断ユニツトは動作に関する適切なチエツ
クを行い、また各々のブロツクの内側で、及び
個々のブロツク間で、データ交換時に生じ得る異
常を検出する。

診断ユニツトはキーボードKBによりアクセス
され、またテスト結果はモニタMOに表示され
る。

第２図のブロツク図には個別同期ユニツト、例
えばUS1が示してある。

参照番号１と４は、再び入力と出力の結線を示
す。特に、結線１ａは広帯域の入データ流を搬送
し、結線１ｂは入データタイミングを、また結線
１ｃはＡ形のPCMフレームの全期間にわたつて
存在する信号からなるフレーム同期を搬送する。

結線４ａは交換ステージに送られるべき出デー
タ流を搬送し、また結線４ｂと４ｃは出データの
タイミング及び同期信号を搬送し、最後の２つの
信号は交換ステージにより供給される。

ワイヤ１ｂに存在するタイミング信号及びワイ
ヤ１ｃに存在する同期信号は周波数分割器DAに
アクセスし、該分割器は、その時点で存在するチ
ヤネル番号が奇数か偶数かを示す信号をワイヤ１
５及び１６の出力に与え、また該分割器が属する
チヤネル及びフレーム（フレームＡ或いはＢ）の
丁度その番号を結線１７の出力に与える各々のフ
レームのチヤネルシーケンスを決定する。チヤネ
ルに属するデータの完全な受信がワイヤ１８に信
号現示され、フレームの始まりがワイヤ３０に、
また受信データの可用性がワイヤ３１に信号現示
される。

同様に、周波数分割器DBは出力に与えるべき
チヤネル番号が奇数か偶数かを示す信号をワイヤ
１９及び２０に与え、ブロツクTA及びTBの指
令をワイヤ４２及び４３に与え、またワイヤ４ｂ
及び４ｃを通して交換ステージから送出される信
号から前記の情報を得るチヤネルの丁度その番号
を結線２１に与える。

最後に、論理回路LCの動作に必要なタイミン
グ信号が結線２２及びワイヤ３４を通して送出さ
れる。

参照符号RA及びRBは２つのレジスタを示し、
該レジスタは、既に記載のワイヤ１５及び１６に
各々存在する信号の指令に際して、ワイヤ１ａを
通しての入チヤネルの内容を交互に記憶すること
が出来るものである。

MAはワイヤ１５及び１６に存在する信号の指
令に際して、レジスタRA或いはRBにより供給
されるデータを抽出するマルチプレクサを示す。
MAはワイヤ２５を通して論理回路LCにより供
給される信号によつてデータの抽出が可能にされ
る。

MBはマルチプレクサを示し、該マルチプレク
サはワイヤ２６を通して論理回路LCから送出さ
れる交換信号の指令に際して、周波数分割器DA
或いはDBにより与えられる入チヤネル或いは出
チヤネルの番号を抽出する。

MAはワイヤ２３に乱アクセスメモリRAMに
対する入力データを与え、またMBは２つの
PCMフレームを記憶するメモリRAMに対する書
込み及び読出しアドレスとして用いられるチヤネ
ル番号をワイヤ２４に与える。

このメモリは２つの部分に分割され、各々は、
３２オクテツトからなり、またフレームＡまたは
フレームＢに属するデータ記憶装置に割り当てら
れる。読出し及び書込み動作はワイヤ２７，２
８，３２及び３３を通しての論理回路LCの指令
を受けて実施される。

結線２９に送出されるデータは周波数分割器
DBからのワイヤ１９，２０，４２，４３を通し
て交互に制御される２つのレジスタTA及びTB
に転送される。TA或いはTBからのデータは最
後は結線４ａを通して交換ステージに送出され
る。

論理回路LCは第３図のブロツク図に更に詳細
に示される。

LCは２つの異なる回路からなり、上部の回路
は入チヤネルのオクテツトの書込み動作や出チヤ
ネルのオクテツトの書込み動作とが実施されるべ
き時間位相を識別するように設計され、また下部
の回路は書込み或いは読出しが実施されるべきメ
モリの１部にデータを与える。

入チヤネルのオクテツトをメモリに書込む方法
を以下に記載する。オクテツトがレジスタRA或
いはRBに存在すると、周波数分割器DAはワイ
ヤ１８に信号を送出する。オクテツトの受信終了
を示すこの信号はレジスタFRに記載され、この
ようにして、回路LCは着信オクテツトがレジス
タRA或いはRBに完全に書込まれていることを
通知される。

次にこのオクテツトは入力信号１ｂ及び１ｃに
より制御される周波数分割器DAから結線２４及
びマルチプレクサMBを通して受信されるチヤネ
ルアドレスでメモリRAMに記憶され得る。入力
PCMフレームと同相のこれ等の信号は周波数分
割器DAが記憶されるべきオクテツトの時間位置
をフレーム内で検出することを許容する。この位
置は、オクテツトが記憶されるべきメモリRAM
のアドレスとして用いられる２進数として表わさ
れる。

この時点で、前記のオクテツトは、ワイヤ３１
の周波数分割器DAからゲートＰ１を通して受信
されるワイヤ３２の信号により書込みが可能にさ
れる時、メモリRAMに転送可能となる。

前記の書込みが実施されるメモリ部分はレジス
タFLにより決定され、該レジスタはワイヤ１ｃ
に存在する論理状態をワイヤ３０の信号を通して
記憶する。

次に、論理レベルがメモリRAMのいずれかの
部分を識別する信号がワイヤ２８に接続された出
力に与えられる。読出しは、書込みが進行してい
るもの以外のメモリの１部で常時実施される。

レジスタTA或いはTBに記憶されるべき出力
チヤネルオクテツトの読出しは結線２１を通し周
波数分割器DBにより、また結線２２に存在する
タイミング信号により決定される。この結線は３
本のワイヤ２２ａ，２２ｂ、及び２２ｃからな
り、これ等のワイヤはチヤネル周波数の２倍の周
波数で、適切な位相関係にあるパルスを伝送する
ものである。

FRに予め記憶された情報は、ワイヤ２２ａの
信号がレジスタFCに対して高い論理値にある時
間位相の間にワイヤ５０及びゲートＰ４を通して
転送される。ワイヤ２６のFCから送出される信
号はDBにより供給されるチヤネル番号を抽出す
るマルチプレクサMBの位置を決定する。ワイヤ
２５の出信号によりFCはマルチプレクサMAを
抑止し、またワイヤ２７のゲートＰ３を通して送
られる信号によりメモリからのデータ出力を可能
にする。

Ｐ３はワイヤ２２ｂの信号により制御される。
ワイヤ２２ｃの信号により、またレジスタFCか
ら送出される信号により制御されるゲートＰ２を
通して、２つのレジスタFR及びFCが次にリセツ
トされ、次の読出し及び書込みサイクルを開始さ
せることが出来る。FSから送出されるワイヤ３
３にわたる信号により、読出し動作が実施される
メモリの１部が検出される。このために、レジス
タFSはワイヤ３４に存在する信号により制御さ
れ、該信号は、既に記載した、交換ステージ及び
ワイヤ２８に存在する信号により供給される出フ
レームの始めの表示を搬送する。

更に明らかにするために、第４図は第２図及び
３図のブロツク図の主要点に存在する信号の波形
を示すものである。各々の波形は、これが現われ
るワイヤのものと同じ番号によつて示される。特
に、 −１ｃは、論理レベル１がフレームＡに対応し、
また論理レベル０がフレームＢに対応する入フ
レームのタイミング関係を示すものであり、 −１６は、論理レベル１がデータ記憶装置を決定
する奇数チヤネルのレジスタRA（第２図）使
用可能性を示し、 −１５は偶数チヤネルのレジスタRBの使用可能
性を示し、 −１８はチヤネルからデータを完全に受信したこ
とを示し、 −１７は５ビツトだけ符号化した入チヤネルの番
号を示し、 −４０は、偶数チヤネルのデータがマルチプレク
サMAの入力に存在し、ダツシユしてない部分
がデータの有効な期間に対応する時間位相を示
し、 −４１は、奇数チヤネルのデータがマルチプレク
サＭＡの入力に存在する時間位相を示し、 −３１は、メモリ内の書込み指令に対して周波数
分割器DAにより供給される信号を示し、 −２８は、回路LC（第３図）のレジスタFLに記
憶されるワイヤ１ｃ及び３０上の信号状態の機
能において、書込み中のいずれかのメモリ部分
の使用を決定する指令ワイヤ上の信号を示し、 −３０は入フレームの始まりを検出する信号の時
間位相を示し、 −４ｃは、入タイミング１ｃに関して位相進みを与
えるとここで仮定される時間タイミングステー
ジCT（第１図）のフレームタイミングを示し、 −１９は奇数チヤネルのレジスタTA（第２図）
の使用可能性を示し、 −２０は偶数チヤネルのレジスタTBの使用可能
性を示し、 −５０は、チヤネルデータを完全に受信（信号１
８）する機能において、及び信号３２によるメ
モリRAM（第２図）に生じたデータ記録の機
能において、回路LC（第３図）のレジスタFR
により決定される読出しリクエストの時間位相
をを示し、 −２２ａは、メモリRAM（第２図）の読出しに
割り当てられた時間位相の始まりを示し、ここ
に当該遷移はゲートＰ４（第３図）を通してレ
ジスタFCに記憶されるもので、 −２５は、論理レベル１または０に各々対応して
マルチプレクサMA（第２図）を使用可能にし、
または禁止する信号の位相を示し、ここにワイ
ヤ２６の出信号がその補数信号（２５＝）
で与えられ、且つ論理レベル１または０に各々
対応して、周波数分割器DBから受信されれた
出チヤネルの番号か周波数分割DAから受信
された入チヤネルの番号をワイヤ２４に供給す
るようにマルチプレクサMBを位置付けるため
に用いられるものであり、 −２２ｂは、ゲートＰ３（第３図）を通し、読出
しに対する使用可能性と共にワイヤ２７（第２
図）にメモリRMAを供給する信号の時間位相
を示し、 −２ｃは、ゲートＰ２（第３図）を通してレジス
タFR（第３図）とFCをリセツトして読出し位
相を停止させる信号の時間位相を示し、 −２１は、出チヤネル番号を示し、 −２９は、メモリRAM（第２図）によりワイヤ
２９に供給されるデータがレジスタTA，TB
で可用にされ、データの結果がダツシユのない
部分で有効である時間位相を示し、 −４３はメモリRAMにより結線２９に供給され
るデータを記憶するレジスタTBの制御信号を
示し、 −４２は、メモリRAMにより結線２９に供給さ
れるデータを記憶するレジスタTAの制御信号
を示し、ここに前記の信号は、４３により示さ
れるものと同様に、チヤネル周波数の半分の周
波数を有するものであり、 −３３は、レジスタFLから送出されるワイヤ２
８（第３図）の信号状態の機能において書込み
の間にメモリのいずれかの部分の使用を決定す
る信号を示し、ここで遷移が、周波数分割器
DAの出力でワイヤ３４上に存在するフレーム
の始めを示す信号のゼロへの復帰に対応して、
実施されるものであり、 −３４は出フレームの始まりを識別する信号の時
間位相を示すものである。

以上に与えた記載は制限のない例示としてのみ
与えられることは明らかである。本発明の範囲か
ら逸脱することなく上記の実施例の変更、改修が
可能である。

【図面の簡単な説明】

−第１図はビデオ会議交換ユニツトを示すブロツ
ク図であり、 −第２図は第１図でUS１と示した本発明による
PCMフレーム同期ユニツトのブロツク図であ
り、 −第３図は第２図でLCとしたブロツクの詳細ブ
ロツク図であり、 −第４図は第２図及び３図の図式の主要点に存在
する信号の時間ダイヤグラムを与える。 US１，US２，US３……PCMフレーム同期ユ
ニツト、１〜３４，４２，４３，５０……結線
（ワイヤ）、CT……時間交換ステージ、IU１，IU
２，IU３……出力インタフエース、CC……制御
ユニツト、CV……音声交換ユニツト、CD……診
断ユニツト、KB……キーボード、MO……モニ
タ、DA，DB……周波数分割器、TA，TB……
ブロツク、LC……論理回路、RA，RB，FR，
FL，FS，TA，TB……レジスタ、MA，MB…
…マルチプレクサ、RAM……乱アクセスメモ
リ、Ｐ１〜Ｐ４……ゲート。

Claims (1)

1. 【特許請求の範囲】 １ タイミング信号と同期信号４ｂ，４ｃを供給
   する出力に与えられるべきPCMフレームと入
   PCMフレームを同期付けて、広帯域情報流に属
   するチヤネルの順序づけを保証するPCMフレー
   ム同期ユニツトにおいて： −入PCMフレームに関係する個別チヤネルの内
   容１ａを、交互に且つ逐次に記憶し得る第１及
   び第２のレジスタＰＡ，ＰＢと； −入PCMフレームに関するタイミング及び同期
   信号１ｂ，１ｃの機能において −受信されたチヤネルが奇数か偶数かを示し、前
   記第１及び第２のレジスタを制御する信号とそ
   の補数１６，１５と； −入チヤネルの番号とフレームの種類を表わす信
   号１７と； −入チヤネルオクテツトの受信終了を示す信号１
   ８と； −PCMフレームの始めを示す信号３０と； −入チヤネルのオクテツトが使用可能であること
   を示す信号３１と； を送出する第１の周波数分割器ＤＡと： −入PCMフレームが同期付けられるべきタイミ
   ング及び同期信号４ｂ，４ｃの機能において、
   −出力に与えられるべきチヤネルが偶数か奇数か
   を示す信号及びその補数信号１９，２０と； −出力に与えられるべきチヤネル番号を表わす信
   号２１と； −周波数がチヤネル周波数の２倍で、相互に位相
   がずれた３個のパルス信号２２ａ，２２ｂ，２
   ２ｃと； −出力に与えられるべきPCMフレームの始めを
   示す信号３４と； −チヤネル周波数の半分の周波数を有する第１の
   信号４２と； −チヤネル周波数の半分の周波数を有し、且つ前
   記第１の信号４２に比してタイムスロツト分だ
   け位相がずれた第２信号４３； とを送出する第２の周波数分割器ＤＢと： −受信されたチヤネルが偶数か奇数かを示す前記
   信号１６，１５の指令に従い、且つ使用可能信
   号２５の受信に際して、前記第1RAの、或い
   は第2RBのレジスタにより供給されるチヤネ
   ル内容を抽出出来る第１マルチプレクサMA
   と； −交換信号の指令に従つて出力に与えられるべき
   入チヤネルの番号を表わす信号１７又は２１を
   抽出する第２マルチプレクサMBと； −前記第１マルチプレクサの出力にデータ入力２
   ３が接続される、２部分に小分割された乱アク
   セスメモリであつて、アドレス入力２４が前記
   第２のマルチプレクサの出力に接続され、一方
   書込みを可能にする入力３２と、書込み２８中
   に２部分の１つを切替える入力と、出力データ
   ２７を可能にする入力と、読出し中に２部分３
   ３の１つを切替える入力とが論理回路LCに接
   続されている乱アクセスメモリRAMと； −乱アクセスメモリRAMにより供給されるPCM
   チヤネルの内容を交互に且つ逐次に記憶する第
   ３及び第４のレジスタTA，TBにおいて、出
   力に与えられるべきチヤネルが偶数か奇数かを
   示す前記信号１９，２０により制御され、且つ
   チヤネル周波数の半分の周波数を有する前記第
   １及び第２の信号４２，４３の記憶が可能にさ
   れる第３及び第４のレジスタTA，TBとから
   なり： −前記論理回路LCは前記周波数分割器DA，DB
   から受信された信号の機能及び入フレーム１ｃ
   のタイミング信号の機能において、前記マルチ
   プレクサMA，MB及び前記乱アクセスメモリ
   RAMとを制御すること を特徴とするPCMフレーム同期ユニツト。 ２ 前記論理回路LCは： −入チヤネルを完全に受信したことを示す前記信
   号１８を記憶する第５レジスタFRと； −前記パルス信号の第１の信号２２ａにより使用
   可能にされた時、前記第５レジスタにより記憶
   された信号を出力に転送する第１ゲートＰ４
   と； −前記使用可能信号２５と前記切り替え信号２６
   とを供給する為に、前記第１ゲートＰ４からの
   信号を記憶する第６レジスタＦＣと； −前記のパルス信号の第２の信号２２ｂにより使
   用可能にされた時、前記使用可能信号２５を出
   力に転送し、且つ出データ２７の前記使用可能
   信号を乱アクセスメモリRAMに供給する第２
   ゲートＰ３と； −第６レジスタからの信号と前記パルス信号の第
   ３の信号２２ｃとが同時に高レベルにある時、
   第５及び第６レジスタをリセツトする第３ゲー
   トＰ２と； −書込みを可能にする前記信号３２を供給する為
   に、入チヤネルオクテツトの可用性を示す前記
   信号により使用可能にされる時、前記第５レジ
   スタにより記憶された信号を出力に転送する第
   ４ゲートＰ４； とからなることを特徴とする特許請求の範囲第１
   項に記載のPCMフレーム同期ユニツト。 ３ 前記のPCMフレーム同期ユニツトは、 −書込みの間に乱アクセスメモリRAMの２つの
   部分の１つの切り替え信号２８を供給し始める
   入PCMフレームの前記信号３０の着信時に、
   前記同期信号１ｃを記憶する第７レジスタFL
   と； −読出しの間に乱アクセスメモリRAMの２つの
   部分の１つを切り替える前記の信号３３を供給
   するために、出力で与えるべきPCMフレーム
   の始まりを示す前記信号３４の着信時におい
   て、書込み２５中の前記の切り替え信号を記憶
   する第８レジスタFS； とからなることを特徴とする特許請求の範囲第２
   項に記載のPCMフレーム同期ユニツト。 ４ タイミング１ｂ及び同期１ｃ信号の入PCM
   フレームの個別チヤネルの内容１ａからなる前記
   広帯域情報流１は符号化されたビデオ信号である
   ことを特徴とする特許請求の範囲第１項ないし第
   ３項のいずれか１項に記載のPCMフレーム同期
   ユニツト。 ５ 前記の乱アクセスメモリRAMは、２つの
   PCMフレームの情報内容を記憶することを特徴
   とする特許請求の範囲第３項に記載のPCMフレ
   ーム同期ユニツト。