JPH0223622A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH0223622A
JPH0223622A JP17412488A JP17412488A JPH0223622A JP H0223622 A JPH0223622 A JP H0223622A JP 17412488 A JP17412488 A JP 17412488A JP 17412488 A JP17412488 A JP 17412488A JP H0223622 A JPH0223622 A JP H0223622A
Authority
JP
Japan
Prior art keywords
aluminum
copper
alloy
silicon
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17412488A
Other languages
Japanese (ja)
Inventor
Kazuhiko Katami
形見 和彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP17412488A priority Critical patent/JPH0223622A/en
Publication of JPH0223622A publication Critical patent/JPH0223622A/en
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PURPOSE:To form an Al, Si and Cu alloy wiring having resistance against electro-migration with excellent dimensional controllability by shaping a thin Cu layer onto an AlSi alloy, changing the laminated film into a wiring through photo-etching and forming the Al, Si and Cu alloy through heat treatment. CONSTITUTION:An aluminum-silicon alloy 103 is shaped onto an insulating film 102, and copper 104 is formed. A pattern is shaped by a photo-resist 105, and copper 104 and the aluminum-silicon alloy 103 are etched through reactive ion etcthing. The photo-resist 105 is removed, and copper 104 is diffused into the aluminum-silicon alloy 103 through heat treatment for twenty min at 400 deg.C, thus forming an aluminum-silicon-copper alloy 107.

Description

【発明の詳細な説明】 [産業上の利用分野コ 本発明は、半導体装置の製造方法に係り、特に金属配線
の形成方法に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a method for manufacturing a semiconductor device, and particularly to a method for forming metal wiring.

[従来の技術] 従来の半導体装置では、−船釣に金属配線としてアルミ
ニウム・シリコン合金が使用されており。
[Prior Art] In conventional semiconductor devices, an aluminum-silicon alloy is used as metal wiring for boat fishing.

製造工程において、ドライエツチングにより加工する場
合も比較的容易であった。しかし、近年の半導体集積回
路の高集積化に伴い金属配線パターンも微細化されてき
ており、これにより、新たに。
In the manufacturing process, processing by dry etching was also relatively easy. However, as semiconductor integrated circuits have become more highly integrated in recent years, metal wiring patterns have also become finer.

金属配線に流れる電流と共にアルミニウム原子が移動し
、その部分において金属配線が断線に至る。
Aluminum atoms move with the current flowing through the metal wiring, leading to disconnection of the metal wiring at that location.

いわゆる゛°エレクトロマイグレーション′°という現
象が発生しゃすくなり信頼性上問題となっていた。そこ
て、この現象を防止するために、配線材料として従来の
アルミニウム・シリコン合金に替わって、新たにアルミ
ニウム・シリコン・銅合金が用いられるようになってき
ているが、アルミニウム・シリコン・銅合金を使った場
合、その製造工程において、アルミニウム・シリコン・
銅合金をドライエツチングで加工する場合1合金中の銅
を化学的に除去することは不可能であるため、銅を除去
するためには、第2図(a)〜(C)のよに、従来アル
ミニウム・シリコン合金をドライエツチングしていたと
きよりも、RF電力を高く殺定し、スパッタ効果を大き
クシ、衝撃エネルギーにより物理的に除去してやる必要
があった。
A phenomenon called ``electromigration'' was more likely to occur, which caused problems in terms of reliability. Therefore, in order to prevent this phenomenon, a new aluminum-silicon-copper alloy is being used as a wiring material instead of the conventional aluminum-silicon alloy. When used, aluminum, silicon,
When processing a copper alloy by dry etching, it is impossible to chemically remove the copper in the alloy, so in order to remove the copper, as shown in Figures 2 (a) to (C), Compared to conventional dry etching of aluminum-silicon alloys, it was necessary to suppress the RF power at a higher level and physically remove the sputtering effect using a large comb and impact energy.

[発明が解決しようとする課題] しかしながら、前述の従来技術では、アルミニウム・シ
リコン・銅合金をエツチングするときに。
[Problems to be Solved by the Invention] However, with the above-mentioned conventional technology, when etching an aluminum-silicon-copper alloy.

RF電力を高くしているために9反応性イオンの衝撃に
よるダメージが大きく、フォトレジストが変質、変形し
、配線の寸法制御性が悪くなったり。
Due to the high RF power, the damage caused by the impact of 9 reactive ions is large, the photoresist is altered and deformed, and the dimensional controllability of wiring becomes poor.

絶縁膜が大きく削れたり、さらにはイオンの電荷の影響
により素子特性が劣化したりする場合があった。
In some cases, the insulating film is severely scratched, and furthermore, the device characteristics are deteriorated due to the influence of ion charges.

そこで本発明はこのような課題を解決するもので、その
目的とするところは、゛°エレクトロマイグレーション
°”に対する耐性が高い金属配線を寸法制御性より、シ
かも素子特性を劣化させずに形成する方法を提供すると
ころにある。
The present invention is intended to solve these problems, and its purpose is to form metal wiring with high resistance to "electromigration" through dimensional controllability without deteriorating element characteristics. It's about providing a method.

[課題を解決するための手段] 本発明は、半導体基板上方に、第1の金属配線層として
アルミニウムを主成分とする金属を形成する工程、前記
第1の金属配線層の上に第2の金属配線層として銅をを
主成分とする金属を形成する工程、フォト・エツチング
により、前記第1と前記第2の金属配線層よりなる配線
パターンを形成する工程、および加熱処理工程、よりな
ることを特徴とする。
[Means for Solving the Problems] The present invention provides a step of forming a metal mainly composed of aluminum as a first metal wiring layer above a semiconductor substrate, and forming a second metal wiring layer on the first metal wiring layer. A step of forming a metal containing copper as a main component as a metal wiring layer, a step of forming a wiring pattern consisting of the first and second metal wiring layers by photo-etching, and a heat treatment step. It is characterized by

[実施例] 本発明の実施例における工程断面図を、第1図(a)〜
(e)に示し、以下工程順に詳細に説明していく。
[Example] Process cross-sectional views in Examples of the present invention are shown in Figures 1(a) to 1(a).
It is shown in (e) and will be explained in detail below in the order of steps.

まず最初に、第1図(a)示したように、絶縁膜102
上にアルミニウム・シリコン合金103を10000人
形成した後、引続き銅104を100人形成する。この
ときアルミニウム・シリコン合金103中シリコンの含
有量は1,0wt%である。
First, as shown in FIG. 1(a), the insulating film 102 is
After forming 10,000 layers of aluminum-silicon alloy 103 on top, 100 layers of copper 104 are subsequently formed. At this time, the silicon content in the aluminum-silicon alloy 103 is 1.0 wt%.

次に、フォトレジスト105によりパターンを形成し9
反応性イオンエツチングにより1104及びアルミニウ
ム・シリコン合金103をエツチングする。このときの
エツチング条件は、ガス流量がBC13=100scc
m、CC12=30sca、CF4=10secm、0
2=5secm。
Next, a pattern is formed using photoresist 105.
Etch 1104 and aluminum-silicon alloy 103 by reactive ion etching. The etching conditions at this time are that the gas flow rate is BC13 = 100scc.
m, CC12=30sca, CF4=10sec, 0
2=5sec.

ガス圧=6Paであるが、RF電力は上層の銅104を
エツチングするときには100OWで、銅104を除去
した後は800Wである。銅をエツチングするときにR
F電力を100OWにするのは、前述の通り、銅は上記
のような反応ガスでは化学的に反応せず、イオン衝撃を
利用して物理的に除去してやる必要があり、第1図(b
)のように、RF電力を’iooowに高め9反応性イ
オンの加速電圧を高くシ、イオン衝撃のエネルギーを上
げてやることにより、効率的に銅を除去できるようにす
るためである。たたし、100OWのままでは反応性イ
オンによるWJ!11が大きく、前述の従来技術におけ
る場合と同様の問題が生じるため。
Although the gas pressure is 6 Pa, the RF power is 100 OW when etching the upper layer copper 104 and 800 W after removing the copper 104. R when etching copper
The reason for setting the F power to 100 OW is that, as mentioned above, copper does not react chemically with the above-mentioned reactive gases and must be physically removed using ion bombardment, as shown in Figure 1 (b).
), the RF power is increased to 'iooow', the acceleration voltage of the reactive ions is increased, and the energy of ion bombardment is increased, thereby making it possible to remove copper efficiently. However, if it remains at 100OW, WJ due to reactive ions! 11 is large, causing the same problem as in the prior art described above.

第1図(C)のように、銅104が完全に除去された後
は、速やかに800Wに下げなければならない。この様
にエツチング開始直後に高RF電力にすることは、アル
ミニウム・シリコン合金単層のエツチングをする場合に
おいても、その表面に形成されている化学的に安定な自
然酸化膜(アルミナ)を物理的に除去することを目的と
して行われており、これによる問題はない。
As shown in FIG. 1(C), after the copper 104 is completely removed, the power must be lowered to 800W immediately. In this way, applying high RF power immediately after starting etching can physically damage the chemically stable natural oxide film (alumina) formed on the surface, even when etching a single layer of aluminum-silicon alloy. This has been done with the purpose of removing it, and there are no problems caused by this.

このようなエツチング条件で、銅104は1分。Under these etching conditions, copper 104 was etched for 1 minute.

アルミニウム・シリコン合金103は10分程度で完全
にエツチングすることができる。
The aluminum-silicon alloy 103 can be completely etched in about 10 minutes.

このようにして、銅104及びアルミニウム・シリコン
合金をエツチングした後、第1図(d)のように、フォ
トレジスト106を除去する。
After etching the copper 104 and the aluminum-silicon alloy in this manner, the photoresist 106 is removed as shown in FIG. 1(d).

最後に、第1図(e)にように、400°Cで20分熱
処理をすることにより銅104がアルミニウム・シリコ
ン合金103中に拡散し、アルミニウム・シリコン・銅
合金107となる。このようにして得られたアルミニウ
ム・シリコン・銅合金中の銅の含有量は3.2wt%で
ある。合金中の銅の含有量は、アルミニウム・シリコン
合金と銅の膜厚の組合せを変えることにより自由に変え
ることが出来る。
Finally, as shown in FIG. 1(e), the copper 104 is diffused into the aluminum-silicon alloy 103 by heat treatment at 400° C. for 20 minutes, forming an aluminum-silicon-copper alloy 107. The copper content in the aluminum-silicon-copper alloy thus obtained was 3.2 wt%. The copper content in the alloy can be freely changed by changing the combination of the aluminum-silicon alloy and the copper film thickness.

なお1本実施例においては、第1の金属配線層としてア
ルミニウム・シリコン合金を用いているが、純アルミニ
ウムでも問題はないし、ドライエツチングによる加工性
を劣化させない程度の低濃度の銅が含まれてるアルミニ
ウム合金でも問題はない。また、第2の金属配線として
、銅を用いているが、他に銅を主成分とする合金でも問
題はない。さらに、加熱処理工程については、400°
C2o分のシンタリング処理を行なうことによってアル
ミニウム・シリコン合金と鋸を合金化しているが、他に
1例えば、後工程の化学的気相成長法による絶縁膜形成
時の熱でも問題はないし、レーザー・アニール等による
熱処理でも問題はない。
Note that in this embodiment, an aluminum-silicon alloy is used as the first metal wiring layer, but pure aluminum is also acceptable, and the layer contains copper at a low concentration that does not degrade workability by dry etching. There is no problem with aluminum alloy. Further, although copper is used as the second metal wiring, other alloys containing copper as a main component may be used without any problem. Furthermore, for the heat treatment process, 400°
The aluminum-silicon alloy is alloyed with the saw by performing a sintering process for C2O, but there is also no problem with the heat generated during the formation of an insulating film by chemical vapor deposition in the post-process, and laser・There is no problem with heat treatment such as annealing.

ることにより、°′エレクトロマイグレーション°゛に
対する耐性が高いアルミニウム・シリコン・銅合金配線
を寸法制御性よく、下地絶縁膜を削らず。
This allows us to create aluminum-silicon-copper alloy wiring, which is highly resistant to electromigration, with good dimensional control and without cutting away the underlying insulating film.

しかも素子特性を劣化させずに形成することができると
いう効果を有し、これにより高歩留りで高信頼性の半導
体装置を造ることができるようになった。
Moreover, it has the effect of being able to be formed without deteriorating element characteristics, and as a result, it has become possible to manufacture highly reliable semiconductor devices with high yield.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図(a)〜(e)は1本発明の半導体装置の製造方
法を示す工程断面図。 第2図(a)〜(c)は、従来の半導体装置の製造方法
を示す工程断面図。 [発明の効果] 以上述べたように2本発明によれば、ドライエツチング
により容易に加工できるアルミニウム・シリコン合金上
に薄い銅の層を形成した後、この積層膜をフォト・エツ
チングにより配線化し、加熱処理してアルミニウム・シ
リコン・銅合金化す101、 201 102、 202 104゜ 105、 204 半導体基板 絶縁膜 アルミニウム・シリコン 合金 銅 フォトレジスト 106、 205 108、 203 イオンビーム(RF電力 が高いとき) イオンビーム(RF電力 が低いとき) アルミニウム・シリコン ・銅合金 以上 出願人セイコーエプソン株式会社
FIGS. 1(a) to 1(e) are process cross-sectional views showing a method of manufacturing a semiconductor device according to the present invention. FIGS. 2(a) to 2(c) are process cross-sectional views showing a conventional method for manufacturing a semiconductor device. [Effects of the Invention] As described above, according to the present invention, a thin copper layer is formed on an aluminum-silicon alloy that can be easily processed by dry etching, and then this laminated film is formed into wiring by photo etching. Heat treated to form aluminum-silicon-copper alloy 101, 201 102, 202 104° 105, 204 Semiconductor substrate insulating film aluminum-silicon alloy copper photoresist 106, 205 108, 203 Ion beam (when RF power is high) Ion beam (When RF power is low) Aluminum, silicon, copper alloy or higher Applicant: Seiko Epson Corporation

Claims (1)

【特許請求の範囲】[Claims] 半導体基板上方に第1の金属配線層としてアルミニウム
を主成分とする金属を形成する工程、前記第1の金属配
線層の上に第2の金属配線層として銅を主成分とする金
属を形成する工程、フォト・エッチングにより前記第1
と前記第2の金属配線層よりなる配線パターンを形成す
る工程および加熱処理工程よりなることを特徴とする半
導体装置の製造方法。
forming a metal mainly composed of aluminum as a first metal wiring layer above the semiconductor substrate; forming a metal mainly composed of copper as a second metal wiring layer on the first metal wiring layer; process, photo-etching the first
A method for manufacturing a semiconductor device, comprising: a step of forming a wiring pattern made of the second metal wiring layer; and a heat treatment step.
JP17412488A 1988-07-12 1988-07-12 Manufacture of semiconductor device Pending JPH0223622A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17412488A JPH0223622A (en) 1988-07-12 1988-07-12 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17412488A JPH0223622A (en) 1988-07-12 1988-07-12 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH0223622A true JPH0223622A (en) 1990-01-25

Family

ID=15973073

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17412488A Pending JPH0223622A (en) 1988-07-12 1988-07-12 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH0223622A (en)

Similar Documents

Publication Publication Date Title
US7468319B2 (en) Method for preventing a metal corrosion in a semiconductor device
EP0395560B1 (en) Multilayered intermetallic connection for semiconductor devices
US7329607B2 (en) Conductive connection forming methods, oxidation reducing methods, and integrated circuits formed thereby
KR20040021612A (en) Methods and apparatus for etching semiconductor wafers
US4062720A (en) Process for forming a ledge-free aluminum-copper-silicon conductor structure
US6103457A (en) Method for reducing faceting on a photoresist layer during an etch process
US4915779A (en) Residue-free plasma etch of high temperature AlCu
JP3125745B2 (en) Method for manufacturing semiconductor device
JPH07230993A (en) Method for forming wiring of semiconductor device
JPH11145112A (en) Patterning method
JPH0223622A (en) Manufacture of semiconductor device
JPS61214538A (en) Wiring structure and its manufacture
JPH1064916A (en) Method for manufacturing metal wiring of semiconductor element
JPH07263447A (en) Semiconductor device and its manufacture
JPH05182937A (en) Dry etching method
JPH0878414A (en) Semiconductor device and its manufacture
JPH05275388A (en) Dry etching method
JPH04103123A (en) Wiring formation
JPS5966125A (en) Manufacture of semiconductor device
JP2781037B2 (en) Manufacturing method of electrode wiring
JPH1116913A (en) Semiconductor device and manufacturing method thereof
JPH01124238A (en) Wiring for semiconductor integrated circuit and its formation
JPH04278535A (en) Wiring formation method
KR950006341B1 (en) Metal wiring method
JPH09181081A (en) Fabrication of semiconductor device