JPH0223622A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は、半導体装置の製造方法に係り、特に金属配線
の形成方法に関する。

［従来の技術］ 従来の半導体装置では、−船釣に金属配線としてアルミ
ニウム・シリコン合金が使用されており。

製造工程において、ドライエツチングにより加工する場
合も比較的容易であった。しかし、近年の半導体集積回
路の高集積化に伴い金属配線パターンも微細化されてき
ており、これにより、新たに。

金属配線に流れる電流と共にアルミニウム原子が移動し
、その部分において金属配線が断線に至る。

いわゆる゛°エレクトロマイグレーション′°という現
象が発生しゃすくなり信頼性上問題となっていた。そこ
て、この現象を防止するために、配線材料として従来の
アルミニウム・シリコン合金に替わって、新たにアルミ
ニウム・シリコン・銅合金が用いられるようになってき
ているが、アルミニウム・シリコン・銅合金を使った場
合、その製造工程において、アルミニウム・シリコン・
銅合金をドライエツチングで加工する場合１合金中の銅
を化学的に除去することは不可能であるため、銅を除去
するためには、第２図（ａ）〜（Ｃ）のよに、従来アル
ミニウム・シリコン合金をドライエツチングしていたと
きよりも、ＲＦ電力を高く殺定し、スパッタ効果を大き
クシ、衝撃エネルギーにより物理的に除去してやる必要
があった。

［発明が解決しようとする課題］ しかしながら、前述の従来技術では、アルミニウム・シ
リコン・銅合金をエツチングするときに。

ＲＦ電力を高くしているために９反応性イオンの衝撃に
よるダメージが大きく、フォトレジストが変質、変形し
、配線の寸法制御性が悪くなったり。

絶縁膜が大きく削れたり、さらにはイオンの電荷の影響
により素子特性が劣化したりする場合があった。

そこで本発明はこのような課題を解決するもので、その
目的とするところは、゛°エレクトロマイグレーション
°”に対する耐性が高い金属配線を寸法制御性より、シ
かも素子特性を劣化させずに形成する方法を提供すると
ころにある。

［課題を解決するための手段］ 本発明は、半導体基板上方に、第１の金属配線層として
アルミニウムを主成分とする金属を形成する工程、前記
第１の金属配線層の上に第２の金属配線層として銅をを
主成分とする金属を形成する工程、フォト・エツチング
により、前記第１と前記第２の金属配線層よりなる配線
パターンを形成する工程、および加熱処理工程、よりな
ることを特徴とする。

［実施例］ 本発明の実施例における工程断面図を、第１図（ａ）〜
（ｅ）に示し、以下工程順に詳細に説明していく。

まず最初に、第１図（ａ）示したように、絶縁膜１０２
上にアルミニウム・シリコン合金１０３を１００００人
形成した後、引続き銅１０４を１００人形成する。この
ときアルミニウム・シリコン合金１０３中シリコンの含
有量は１，０ｗｔ％である。

次に、フォトレジスト１０５によりパターンを形成し９
反応性イオンエツチングにより１１０４及びアルミニウ
ム・シリコン合金１０３をエツチングする。このときの
エツチング条件は、ガス流量がＢＣ１３＝１００ｓｃｃ
ｍ、ＣＣ１２＝３０ｓｃａ、ＣＦ４＝１０ｓｅｃｍ、０
２＝５ｓｅｃｍ。

ガス圧＝６Ｐａであるが、ＲＦ電力は上層の銅１０４を
エツチングするときには１００ＯＷで、銅１０４を除去
した後は８００Ｗである。銅をエツチングするときにＲ
Ｆ電力を１００ＯＷにするのは、前述の通り、銅は上記
のような反応ガスでは化学的に反応せず、イオン衝撃を
利用して物理的に除去してやる必要があり、第１図（ｂ
）のように、ＲＦ電力を’ｉｏｏｏｗに高め９反応性イ
オンの加速電圧を高くシ、イオン衝撃のエネルギーを上
げてやることにより、効率的に銅を除去できるようにす
るためである。たたし、１００ＯＷのままでは反応性イ
オンによるＷＪ！１１が大きく、前述の従来技術におけ
る場合と同様の問題が生じるため。

第１図（Ｃ）のように、銅１０４が完全に除去された後
は、速やかに８００Ｗに下げなければならない。この様
にエツチング開始直後に高ＲＦ電力にすることは、アル
ミニウム・シリコン合金単層のエツチングをする場合に
おいても、その表面に形成されている化学的に安定な自
然酸化膜（アルミナ）を物理的に除去することを目的と
して行われており、これによる問題はない。

このようなエツチング条件で、銅１０４は１分。

アルミニウム・シリコン合金１０３は１０分程度で完全
にエツチングすることができる。

このようにして、銅１０４及びアルミニウム・シリコン
合金をエツチングした後、第１図（ｄ）のように、フォ
トレジスト１０６を除去する。

最後に、第１図（ｅ）にように、４００°Ｃで２０分熱
処理をすることにより銅１０４がアルミニウム・シリコ
ン合金１０３中に拡散し、アルミニウム・シリコン・銅
合金１０７となる。このようにして得られたアルミニウ
ム・シリコン・銅合金中の銅の含有量は３．２ｗｔ％で
ある。合金中の銅の含有量は、アルミニウム・シリコン
合金と銅の膜厚の組合せを変えることにより自由に変え
ることが出来る。

なお１本実施例においては、第１の金属配線層としてア
ルミニウム・シリコン合金を用いているが、純アルミニ
ウムでも問題はないし、ドライエツチングによる加工性
を劣化させない程度の低濃度の銅が含まれてるアルミニ
ウム合金でも問題はない。また、第２の金属配線として
、銅を用いているが、他に銅を主成分とする合金でも問
題はない。さらに、加熱処理工程については、４００°
Ｃ２ｏ分のシンタリング処理を行なうことによってアル
ミニウム・シリコン合金と鋸を合金化しているが、他に
１例えば、後工程の化学的気相成長法による絶縁膜形成
時の熱でも問題はないし、レーザー・アニール等による
熱処理でも問題はない。

ることにより、°′エレクトロマイグレーション°゛に
対する耐性が高いアルミニウム・シリコン・銅合金配線
を寸法制御性よく、下地絶縁膜を削らず。

しかも素子特性を劣化させずに形成することができると
いう効果を有し、これにより高歩留りで高信頼性の半導
体装置を造ることができるようになった。

【図面の簡単な説明】

第１図（ａ）〜（ｅ）は１本発明の半導体装置の製造方
法を示す工程断面図。 第２図（ａ）〜（ｃ）は、従来の半導体装置の製造方法
を示す工程断面図。 ［発明の効果］ 以上述べたように２本発明によれば、ドライエツチング
により容易に加工できるアルミニウム・シリコン合金上
に薄い銅の層を形成した後、この積層膜をフォト・エツ
チングにより配線化し、加熱処理してアルミニウム・シ
リコン・銅合金化す１０１、　２０１ １０２、　２０２ １０４゜ １０５、　２０４ 半導体基板 絶縁膜 アルミニウム・シリコン 合金 銅 フォトレジスト １０６、　２０５ １０８、　２０３ イオンビーム（ＲＦ電力 が高いとき） イオンビーム（ＲＦ電力 が低いとき） アルミニウム・シリコン ・銅合金 以上 出願人セイコーエプソン株式会社

Claims (1)

【特許請求の範囲】
1. 半導体基板上方に第１の金属配線層としてアルミニウム
   を主成分とする金属を形成する工程、前記第１の金属配
   線層の上に第２の金属配線層として銅を主成分とする金
   属を形成する工程、フォト・エッチングにより前記第１
   と前記第２の金属配線層よりなる配線パターンを形成す
   る工程および加熱処理工程よりなることを特徴とする半
   導体装置の製造方法。