JPH0223624A - thin film transistor - Google Patents
thin film transistorInfo
- Publication number
- JPH0223624A JPH0223624A JP63174044A JP17404488A JPH0223624A JP H0223624 A JPH0223624 A JP H0223624A JP 63174044 A JP63174044 A JP 63174044A JP 17404488 A JP17404488 A JP 17404488A JP H0223624 A JPH0223624 A JP H0223624A
- Authority
- JP
- Japan
- Prior art keywords
- poly
- active layer
- film
- thin film
- tft
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Shift Register Type Memory (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はラインセンサーの駆動回路、アクティブマトリ
ックス型LCD駆動回路等に使用される薄膜トランジス
タ(以下、TFTという)に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a thin film transistor (hereinafter referred to as TFT) used in a line sensor drive circuit, an active matrix LCD drive circuit, and the like.
現在OA (オフィースオートメーション)機器の軽薄
短小化が急速に進んでいる。例えばファクシミリの送信
側装置として重要な画像読取装置は縮小光学系と単結晶
Siを用いたCCO(電荷結合素子)の組合せにより小
型化が進んだ。Currently, office automation (OA) equipment is rapidly becoming lighter, thinner, and smaller. For example, an image reading device, which is important as a sending device in a facsimile, has been miniaturized by combining a reduction optical system and a CCO (charge coupled device) using single crystal Si.
そして最近ではこの縮小光学系の不要な等倍センサーが
主流となって来た。この等倍センサーのセンサーアレイ
の光導電層にはa −Si : l(等が用いられてお
り、絶縁基板上に形成されている。Recently, 1x sensors that do not require this reduction optical system have become mainstream. The photoconductive layer of the sensor array of this same-size sensor uses a-Si:l (etc.), and is formed on an insulating substrate.
そしてセンサーアレイからの信号を読み取る回路の実装
方法としては、外付のLLSIを用いる方法と、センサ
ーアレイトと同一基板上にTFTを作り込む方法とがあ
る。デバイスの小型化という点を考慮すれば、前者より
も後者の方法がはるかに有利である。TFTのチャンネ
ルが形成される活性層の材料としてはa−Siやpol
y−Siが用いられており、高速スイッチング速度が要
求される場合にはa−Siよりもキャリア移動度の大き
いpoly−5iが用いられている。Methods for mounting a circuit that reads signals from the sensor array include a method using an external LLSI and a method of fabricating TFTs on the same substrate as the sensor array. Considering the miniaturization of devices, the latter method is far more advantageous than the former. Materials for the active layer in which the TFT channel is formed include a-Si and pol.
y-Si is used, and when high switching speed is required, poly-5i, which has higher carrier mobility than a-Si, is used.
別の例としてLCD (液晶デイスプレィ)についても
同様のことがいえる。すなわち単純マトリックスデイス
プレィを外付LSIで駆動する場合に比べて、TFTを
組み込んだアクティブマトリックスデイスプレィの方が
画面サイズが同一の場合には、後者の方がデバイスサイ
ズははるかに小さくなり、また表示品位も上である。The same thing can be said about LCDs (liquid crystal displays) as another example. In other words, compared to a simple matrix display driven by an external LSI, an active matrix display incorporating TFTs has a much smaller device size when the screen size is the same; The display quality is also excellent.
ここで、これら等倍センサー、LCD駆動回路に従来か
ら使用されているTFTの一例を第1図に示す。この第
1図におけるTFTは絶縁基板1上に活性層5、ゲート
絶縁膜4、ゲート電極6、ソース2、ドレイン3を形成
した後、眉間絶縁膜7を堆積し、そして層間絶縁膜7に
コンタクトホールを開けた後、金属電極配線8を作製し
てなるものである。FIG. 1 shows an example of a TFT conventionally used in these equal-magnification sensors and LCD drive circuits. In the TFT shown in FIG. 1, after forming an active layer 5, a gate insulating film 4, a gate electrode 6, a source 2, and a drain 3 on an insulating substrate 1, a glabellar insulating film 7 is deposited, and a contact is made to an interlayer insulating film 7. After the hole is opened, the metal electrode wiring 8 is fabricated.
このようなTFTにおいて、活性層にLPCVD法によ
り堆積したpoly−Si薄膜を用いた場合、このpo
ly−8iは導電型がn−のためNチャンネルトランジ
スタを作製した場合にデプレッション駆動タイプになる
。一方、Pチャンネルトランジスタはエンハンスメント
駆動する。そのため、このままPチャンネルトランジス
タと組合せてCMOSシフトレジスタを構成した場合、
前述した様にNチャンネルトランジスタのオン、オフ電
流値の比が小さいので、シフトレジスタの駆動周波数が
低い、消費電流が大きい等の問題が生じていた。In such a TFT, when a poly-Si thin film deposited by LPCVD is used as the active layer, this poly-Si thin film is deposited by LPCVD.
Since the conductivity type of ly-8i is n-, it becomes a depression drive type when an N-channel transistor is fabricated. On the other hand, the P-channel transistor is driven by enhancement. Therefore, if a CMOS shift register is constructed by combining it with a P-channel transistor,
As mentioned above, since the ratio of the on/off current values of the N-channel transistor is small, problems such as a low driving frequency of the shift register and a large current consumption have arisen.
従来こうした問題を解決するために、Nチャンネルトラ
ンジスタの活性層にボロンをイオンインプランテーショ
ン法により注入して活性層の導電型をn−からp−にか
え、エンハンスメント駆動を実現していた。しかしなが
ら、この方法は装置コストが高い、スループットが低い
等の問題をかかえている。Conventionally, in order to solve these problems, boron was implanted into the active layer of an N-channel transistor by ion implantation to change the conductivity type of the active layer from n- to p-, thereby realizing enhancement drive. However, this method has problems such as high equipment cost and low throughput.
本発明はLPVCD法により堆積したpoly−Siを
用いる場合に、n−の導電型のためデプレッション駆動
するNチャンネルトランジスタの該poly−Siを簡
単な構成により、導電型をn−からp−にかえ、エンハ
ンスメント駆動をするようにし、このNチャンネルトラ
ンジスタを組み込んでCMOSシフトレジスタを構成し
た場合、オン、オフ電流値の比を高め、シフトレジスタ
の駆動周波数を高めるとともに消費電流を小さくし得る
TFTを提供することを目的とするものである。In the case of using poly-Si deposited by LPVCD method, the present invention changes the conductivity type from n- to p- by a simple configuration of the poly-Si of the N-channel transistor which is depletion driven due to the n- conductivity type. , enhancement drive, and when a CMOS shift register is configured by incorporating this N-channel transistor, a TFT is provided that can increase the ratio of on and off current values, increase the drive frequency of the shift register, and reduce current consumption. The purpose is to
本発明は絶縁基板上に作製したNチャンネル薄膜トラン
ジスタにおいて、上記薄膜トランジスタのチャンネルを
形成する活性層がpoly−Si薄膜であり、かつ前記
絶縁基板と活性層との間にBSG膜を設け、TFT作製
工程の加熱工程でこのBSG膜中のボロンがpoly−
Si活性層中に熱拡散していることを特徴とするもので
ある。The present invention provides an N-channel thin film transistor manufactured on an insulating substrate, in which the active layer forming the channel of the thin film transistor is a poly-Si thin film, and a BSG film is provided between the insulating substrate and the active layer, and the TFT manufacturing process In the heating process, the boron in this BSG film becomes poly-
It is characterized by thermal diffusion into the Si active layer.
以下本発明の一実施例を示す第2図に従って本発明を具
体的に説明する。第2図はエンハンスメントタイプのN
チャンネルトランジスタを作製する場合の工程の一部分
である。The present invention will be specifically explained below with reference to FIG. 2 showing one embodiment of the present invention. Figure 2 shows enhancement type N.
This is a part of the process for manufacturing a channel transistor.
第2図(a)において、絶縁基板9上にBSG膜10を
形成する。BSG膜はLPCVD法、塗布法等によって
堆積する事ができる。このBSG膜上にpoly−Si
薄膜を堆積し、パターニングによりpoly−Si活性
層11を形成する。poly−SiはLPCVD法、ス
パッタ法等によって製膜する。In FIG. 2(a), a BSG film 10 is formed on an insulating substrate 9. The BSG film can be deposited by LPCVD, coating, or the like. On this BSG film, poly-Si
A thin film is deposited and patterned to form a poly-Si active layer 11. Poly-Si is formed into a film by LPCVD, sputtering, or the like.
次に第2図(b)において、上記poly−Si活性層
を熱酸化することにより熱酸化膜12を形成する。この
酸化膜は後にゲート絶縁膜として用いられる。熱酸化プ
ロセスは通常1000℃の温度で行なわれるので、BS
G膜中のボロンがpoly−Si活性層中に熱拡散して
、p −poly−5i活性層13が形成される。Next, in FIG. 2(b), the poly-Si active layer is thermally oxidized to form a thermal oxide film 12. This oxide film will later be used as a gate insulating film. Since the thermal oxidation process is usually carried out at a temperature of 1000°C, the B.S.
Boron in the G film is thermally diffused into the poly-Si active layer to form a p-poly-5i active layer 13.
この後は通常のプロセスによりソース、ドレイン領域、
ゲート電極、コンタクト電極等を形成し、Nチャンネル
TFTを作製する。こうしてできたNチャンネルTFT
は、活性層がp−のため、エンハスメントタイプの動作
をする。After this, the source and drain regions are
Gate electrodes, contact electrodes, etc. are formed to produce an N-channel TFT. N-channel TFT made in this way
has an enhancement type operation because the active layer is p-.
このようなTFTの作製例を第3図に従って説明する。An example of manufacturing such a TFT will be explained with reference to FIG.
(1) 表面を十分に研磨した透明石英ガラス14を
十分に洗浄した後、LPCVD法によりBSG膜を50
0人の厚さで堆積する。堆積条件は以下の通りである。(1) After thoroughly cleaning the transparent quartz glass 14 whose surface has been sufficiently polished, a 50% BSG film is applied by LPCVD.
Deposited with a thickness of 0 people. The deposition conditions are as follows.
基板温度 430℃
SiH4流量 88 SCCM02〃
200〃
B21. n 5 n圧力
0.20 Torr
(2)NチャンネルTFTの活性層となるべき部分にの
みBSG膜15が残るようにパターニングする(第3図
(a)参照)。Substrate temperature 430℃ SiH4 flow rate 88 SCCM02
200 B21. n 5 n Pressure 0.20 Torr (2) Patterning is performed so that the BSG film 15 remains only in the portion that is to become the active layer of the N-channel TFT (see FIG. 3(a)).
(3) poly−Si薄膜を(1700人の厚さで
) LPCVD法により製膜する。条件は以下の通りで
ある。(3) A poly-Si thin film (with a thickness of 1700 mm) is formed by the LPCVD method. The conditions are as follows.
基板温度 629℃
SiH4流量 145 SCCM圧力
0.13 Torr
(4)NチャンネルTFTのpoly−Si活性層16
およびPチャンネルTFTのpoly−Si活性層17
をパターニングする(第3図(b)参照)。Substrate temperature 629℃ SiH4 flow rate 145 SCCM pressure
0.13 Torr (4) Poly-Si active layer 16 of N-channel TFT
and poly-Si active layer 17 of P-channel TFT
(See FIG. 3(b)).
(5) poly−Si活性層を熱酸化し、1400
人の厚さの熱酸化膜18を形成する。酸化条件は以下の
通りである。(5) Thermal oxidation of the poly-Si active layer to 1400
A thermal oxide film 18 with a human thickness is formed. The oxidation conditions are as follows.
挿入・とり出し温度 600℃熱酸化温度
1050℃昇温速度 3℃/min
このとき、NチャンネルTFTの活性層中に、下層のB
SG膜中のボロンが熱拡散し、p−po’1y−Si活
性層19となる(第3図(C)参照)。Insertion/removal temperature: 600℃ thermal oxidation temperature
1050°C heating rate 3°C/min At this time, the lower B layer is added to the active layer of the N-channel TFT.
Boron in the SG film is thermally diffused and becomes a p-po'1y-Si active layer 19 (see FIG. 3(C)).
(6) poly−Siゲート電極をLPCVD法に
より4000人の厚さで堆積する。(6) Deposit a poly-Si gate electrode to a thickness of 4000 nm by LPCVD.
(7) poly−Siゲート電極上にPSG膜を塗
布法により形成し、熱拡散によりpoly−Siゲート
電極を低抵抗化する。その後拡散源となったpsG膜を
除去する。(7) A PSG film is formed on the poly-Si gate electrode by a coating method, and the resistance of the poly-Si gate electrode is reduced by thermal diffusion. Thereafter, the psG film that served as a diffusion source is removed.
(8) n poly−Siゲート電極20およびゲ
ート絶縁膜21を所定のチャンネル長でパターニングす
る(第3図(d)参照)。(8) Pattern the n poly-Si gate electrode 20 and gate insulating film 21 to a predetermined channel length (see FIG. 3(d)).
(9) PSG (NチャンネルTFT作製の場合)
膜あるいはBSG(PチャンネルTFT作製の場合)膜
を塗布法により堆積後、熱拡散により、ソース22、ド
レイン23をセルファラインで形成後、拡散源となった
PSG膜あるいはBSG膜を除去する(第3図(e)参
照)。(9) PSG (for N-channel TFT fabrication)
After depositing a film or a BSG (in the case of P-channel TFT fabrication) film by a coating method, a source 22 and a drain 23 are formed by self-alignment by thermal diffusion, and then the PSG film or BSG film that has become a diffusion source is removed (step 3). (See Figure 3(e)).
(10)熱酸化により薄い酸化膜24(〜200人)を
形成する。酸化温度は925℃である(第3図(f)参
照)。(10) Form a thin oxide film 24 (~200 layers) by thermal oxidation. The oxidation temperature is 925°C (see Figure 3(f)).
(11) LPCVD法によりPSG膜25を6,00
0μmの厚さで堆積し眉間絶縁膜とする(第3図(g)
参照)。(11) 6,000 yen of PSG film 25 by LPCVD method
It is deposited to a thickness of 0 μm to form an insulating film between the eyebrows (Figure 3 (g)).
reference).
製膜条件は以下の通りである。The film forming conditions are as follows.
基板温度 430°CSiH4流量
88 SCCMO□ u
200 /’PH%+
8#
圧力 0.20 Torr
(12)コンタクトホール26をあけ、ソース、ドレイ
ンからAQ電極配線27を取り出す(第3図(h)参照
)。Substrate temperature 430°CSiH4 flow rate 88 SCCMO□ u
200 /'PH%+
8# Pressure 0.20 Torr (12) Open the contact hole 26 and take out the AQ electrode wiring 27 from the source and drain (see FIG. 3(h)).
(13)プラズマ水素処理を行なう。(13) Perform plasma hydrogen treatment.
条件は以下の通りである。The conditions are as follows.
基板温度 350℃H2流量
100 SCCM圧力 1.0
Torr
RF Power 2401j (
13,56MHz)時 間
35 min以上述べたプロセスにより作製した
CMO8でシフトレジスタを構成したところ、最高駆動
周波数は2 MHz以上で消費電流も十分に小さかった
。Substrate temperature 350℃H2 flow rate
100 SCCM pressure 1.0
Torr RF Power 2401j (
13,56MHz) time
When a shift register was constructed using CMO8 manufactured by the process described above, the maximum drive frequency was 2 MHz or more and the current consumption was sufficiently small.
以上のような本発明では、NチャンネルTFTにおける
poly−Si活性層と絶縁基間にBSG膜を設け、T
FT作製工程中の加熱工程でこのBSG膜中のボロンが
poly−Si活性層中に熱拡散するため、導電型がn
−からp−になり、エンハンストメント駆動をするTF
Tが簡単な構成により得られる。In the present invention as described above, a BSG film is provided between the poly-Si active layer and the insulating base in the N-channel TFT, and the TFT
During the heating process during the FT fabrication process, boron in this BSG film is thermally diffused into the poly-Si active layer, so the conductivity type changes to n.
TF that changes from - to p- and performs enhancement drive
T can be obtained by a simple construction.
従って、このNチャンネルトランジスタを組み込んでC
MOSシフトレジスタを構成した場合、オン、オフ電流
値の比が高くなり、シフトレジスタの駆動周波数が高く
なり消費電流が小さくなるという効果を有する。Therefore, by incorporating this N-channel transistor, C
When a MOS shift register is configured, the ratio of on and off current values becomes high, the drive frequency of the shift register becomes high, and the current consumption is reduced.
第1図は従来のTFTの一例を示す断面図である。
第2図は本発明TFTの作製工程の一部を示す説明図で
ある。
第3図は本発明TFTを作製する工程の一例を示す説明
図である。FIG. 1 is a sectional view showing an example of a conventional TFT. FIG. 2 is an explanatory diagram showing a part of the manufacturing process of the TFT of the present invention. FIG. 3 is an explanatory diagram showing an example of the process of manufacturing the TFT of the present invention.
Claims (1)
タにおいて、上記薄膜トランジスタのチャンネルを形成
する活性層がpoly−Si薄膜であり、かつ前記絶縁
基板と活性層との間にBSG(ボロンシリケートガラス
)膜を設け、TFT作製工程の加熱工程でこのBSG膜
中のボロンがpoly−Si活性層中に熱拡散している
ことを特徴とするNチャンネル薄膜トランジスタ。1. In an N-channel thin film transistor fabricated on an insulating substrate, the active layer forming the channel of the thin film transistor is a poly-Si thin film, and a BSG (boron silicate glass) film is provided between the insulating substrate and the active layer. , an N-channel thin film transistor characterized in that boron in the BSG film is thermally diffused into the poly-Si active layer during the heating step of the TFT manufacturing process.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63174044A JPH0223624A (en) | 1988-07-12 | 1988-07-12 | thin film transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63174044A JPH0223624A (en) | 1988-07-12 | 1988-07-12 | thin film transistor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0223624A true JPH0223624A (en) | 1990-01-25 |
Family
ID=15971640
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63174044A Pending JPH0223624A (en) | 1988-07-12 | 1988-07-12 | thin film transistor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0223624A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10227907B2 (en) | 2014-06-03 | 2019-03-12 | Faurecia Emissions Control Technologies, Usa, Llc | Mixer and doser cone assembly |
-
1988
- 1988-07-12 JP JP63174044A patent/JPH0223624A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10227907B2 (en) | 2014-06-03 | 2019-03-12 | Faurecia Emissions Control Technologies, Usa, Llc | Mixer and doser cone assembly |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7335540B2 (en) | Low temperature polysilicon thin film transistor and method of manufacturing the same | |
| JP2666103B2 (en) | Thin film semiconductor device | |
| JP2001051292A (en) | Semiconductor device and semiconductor display device | |
| JP2001109014A (en) | Active matrix type liquid crystal display | |
| US6124153A (en) | Method for manufacturing a polysilicon TFT with a variable thickness gate oxide | |
| KR100268930B1 (en) | Structure of thin-film transistor and manufacturing method thereof | |
| JPH07211918A (en) | Method of manufacturing thin film transistor | |
| JPH04279064A (en) | Display device | |
| JP3423108B2 (en) | Display device and method of manufacturing display device | |
| JPH0239541A (en) | semiconductor equipment | |
| JPH0223624A (en) | thin film transistor | |
| JPH0534837B2 (en) | ||
| JPH0611729A (en) | Liquid crystal display device and manufacturing method thereof | |
| US6670224B2 (en) | Method for manufacturing thin film transistors | |
| JPH0239571A (en) | thin film transistor | |
| TW560001B (en) | Method of forming reflective liquid crystal display and driving circuit | |
| JP3109650B2 (en) | Method for manufacturing thin film transistor | |
| JP2629601B2 (en) | Semiconductor device | |
| JPH0393273A (en) | Method for manufacturing thin film semiconductor devices | |
| JPH0895085A (en) | Semiconductor device, manufacture thereof, and display device | |
| JP2001077047A (en) | Thin film semiconductor device and method of manufacturing the same | |
| KR100241809B1 (en) | Polycrystalline Silicon Thin Film Transistor and Manufacturing Method Thereof | |
| JPS61150278A (en) | Thin film transistor | |
| CN100378554C (en) | Method for manufacturing liquid crystal display | |
| JPH02137272A (en) | CMOS thin film transistor |