JPH02236656A - Multiprocessor system - Google Patents
Multiprocessor systemInfo
- Publication number
- JPH02236656A JPH02236656A JP5617889A JP5617889A JPH02236656A JP H02236656 A JPH02236656 A JP H02236656A JP 5617889 A JP5617889 A JP 5617889A JP 5617889 A JP5617889 A JP 5617889A JP H02236656 A JPH02236656 A JP H02236656A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- scientific
- slave
- calculation
- technical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
［産業上の利用分舒］
この発明は、科学技術計算プロセッサを付加プロセッサ
とした楕成のマルチプロセッサシステムに関し、特に科
学技術計算用命令を含むプログラムをソフトウェアで制
御できるようにした効率及び信頼性の高いマルチプロセ
ッサシステムに関するものである．
［従来の技術］
従来より、ユーザプログラムの中で科学技術計算用命令
が実行された場合、科学技術計算は複雑であるため、プ
ログラム処理中のＣＰＵは付加プロセッサ構成としての
科学技術計算プロセッサに演算を実行させている．一般
に、マルチプロセッサシステムにおいては、このような
科字技術計算はスレーププロセッサに付加された科学技
術計算プロセッサにより実行されている．
第２図は、例えば特開昭６１−１０７４６０号公報に記
載された、科学技術計算プロセッサが使用可能な従来の
マルチプロセッサシステムを示すブロック図である．
図において、（１）は入出力が実行可能なマスタアロセ
ッサ、（２）は入出力が実行不可能なスレーブプロセッ
サ、（３）はスレーブプロセッサ（２）に付加された科
学技術計算プロセッサ、（４）はマスタプロセッサ（１
）及びスレーブプロセッサ（２）を制御するＯ Ｓ （
Ｏｐｅｒａｔｉｎｇ Ｓｙｓｔｅ鍮）、（５）はマスタ
プロセッサ（１）及びスレーブプロセッサ（２》が共用
する主メモリ、（６）はマスタプロセッサ（１）、スレ
ーブ１ロセッサ（２）及び主メモリ（５）を結合するバ
スである．
次に、第２図に示した従来のマルチプロセッサシステム
の動作について説明する．
マスタプロセッサ（１）内及びスレーブプロセッサ（２
）内では、別々のユーザプログラムが実行可能であり、
これらプログラムには科学技術計算用命令が含まれるこ
とがある．しかし、通常、科学技術計算用命令の使用は
、常にスレーブプロセッサ（２ Ｈ１ｍで実行される．
万一、マスタプロセッサ（１）側で科学技術計算用命令
が実行された場合は、これをマスタブ１フセッサく１》
が検知してＯ Ｓ （４ ）に伝える．これにより、Ｏ
Ｓ （４ ）は、科学技術計算用命令を実行したプロ
グラムをスレーブプロセッサ（２）に移して再実行させ
、科学技術計算プロセッサ（３）により演算を実行させ
る．
［発明が解決しようとする課題］
従来のマルチプロセッサシステムは以上のように、科学
技術計算プロセッサ（３）がスレーブプロセッサ（２）
のみに付加されているので、スレーププロセッサ《２》
が故障した場合には、科学技術計算プロセッサ（３）を
使用できないという問題点があった．
この発明は上記のような問題点を解決するためになされ
たもので、スレーブプロセッサが故障しても科学技術計
算プロセッサが使用できる効率及び信頼性の高いマルチ
プロセッサシステムを得ることを目的とする．
［課題を解決するための手段］
この発明に係るマルチプロセッサシステムは、マスタプ
ロセッサに別の科学技術計算プロセッサを付加すると共
に、マスタプロセッサ及びスレーププロセッサのそれぞ
れの制御レジスタに各科学技術計算プロセッサの使用命
令となる付加構成定義ビットを設定し、これら付加構成
定義ビットによりＯＳの制御動作を決定するようにした
ものである．
［作用］
この発明においては、各プロセッサにハードウェアとし
て付加された科学技術計算プロセッサを用いて科学技術
計算用命令が実行できるか否かを、ソフトウェアの指示
で制御レジスタ内の付加楕成定義ビットに設定し、科学
技術計算プロセッサを複数のプロセッサからでも任意の
１つのプロセッサからでも使用できるようにソフトウエ
アで制御する．
［実施例１
以下、この発明の一実施例を図について説明する．第１
図はこの発明の一実施例を示すブロック図であり、《３
）、（５）及び（６）は前述と同様のものである．又、
（１０）、《２０》及び《４０》は、マスタプロセッサ
（１》、スレーブプロセッサ（２）及びＯＳ《４》にそ
れぞれ対応しており、（３０）はマスタプロセッサ（１
０）に付加された別の科学技術計算プロセッサである．
（１１）はマスタプロセッサ（１０）内の制御レジスタ
、《２１》はスレーブプロセッサ（２０）内の制御レジ
スタであり、これら制御レジスタ（１ｌ）及び（２１）
には、各科学技術計算プロセッサ（３０）及び（３）の
使用命令となる付加構成定義ビットが設けられている．
Ａ及びＢは各制御レジスタ（１１）及び（２１）内の付
加楕成定義ビットにフラグとして設定される使用命令で
あり、Ｏ Ｓ （４０）に伝送されてＯ Ｓ （４０）
の制御動作を決定するようになっている．
次に、第１図に示したこの発明の一実施例の動作につい
て説明する．
まず、ユーザが使用希望する科学技術計算プロセッサ（
３０）及び（３）の構成を、使用命令Ａ及びＢとして制
御レジスタ（１１）及び（２工》の付加構成定義ビット
に設定する．
Ｏ Ｓ （４０）は、システム立上げ時に使用命令Ａ及
びＢに基づいて各プロセッサ（ハードウエア）（１０）
及び（２０）に対して付加横成の設定を行なう．例えば
、スレーブプロセッサ（２０）のみで科学技術計算用命
令を実行すると設定した場合、通常は前述と同様の動作
となるが、スレーブプロセッサ（２０）が故障した場合
には、Ｏ Ｓ （４０）は、自動的にマスタプロセッサ
（１０）で科学技術計算用命令を実行できるようにハー
ドウェアに設定する．即ち、スレーブプロセッサ（２０
）の故障時には、ユーザプログラムがマスタプロセッサ
（１０）側に移されて実行され、科学技術計算プロセッ
サ《３０）により科学技術計算用命令に従う演算が実行
される．
このように、付加横成定義ビットによるソフトウェアの
指示によって、科学技術計算プロセッサ（３）及び（３
０）の使用楕成が設定され、スレーブプロセッサ（２０
）が故障したときには、自動的にマスタプロセッサ（１
０）に科学技術計算プロセッサ（３０）が付加された楕
成に切換られるので、確実に演算が実行でき、信頼性が
向上する．
又、任．ＩＫの１つのプロセッサ又は複数のプロセッサ
からでも科学技術計算プロセッサ（３）及び（３０）を
使用できるように、ソフトウ．エアで制御するので、シ
ステムの有効利用が選択でき、効率が向上する．
尚、上記実施例では、スレーブプロセッサ《２０》側の
プログラムのみで科学技術計算用命令を実行すると設定
した場合について説明したが、マスタプロセッサ《１０
》及びスレーブプロセッサ（２０）の両方で科学技術計
算用命令を実行すると設定した場合でも同等の効果を奏
することは言うまでもない．この場合、通常はマスタプ
ロセッサ（１０）及びスレーブプロセッサ《２０》の両
方で科学技術計算用命令を実行でき、故障が発生した場
合は、故障発生側の一方のプロセッサのプログラムを他
方のプロセッサに移し、他方の科学技術計算が終了した
後に一方の科学技術計算を実行すればよい．
［発明の効果］
以上のようにこの発明によれば、マスタプロセッサに別
の科学技術計算プロセッサを付加すると共に、マスタプ
ロセッサ及びスレーブプロセッサのそれぞれの制御レジ
スタに各科学技術計算プロセッサの使用命令となる付加
構成定義ビットを設定し、これら付加構成定義ビットに
よりＯＳの制御動作を決定するようにしたので、科学技
術計算プロセッサの使用楕成をソフトウエアで自動的に
制御でき、高効率且つ高信頼性のマルチプロセッサシス
テムが得られる効果がある．[Detailed Description of the Invention] [Industrial Application] The present invention relates to an elliptical multiprocessor system in which a scientific and technical calculation processor is used as an additional processor, and in particular, a program that includes scientific and technical calculation instructions can be controlled by software. This paper relates to a multiprocessor system with high efficiency and reliability. [Prior Art] Conventionally, when scientific and technical calculation instructions are executed in a user program, since scientific and technical calculations are complex, the CPU processing the program has a scientific and technical calculation processor as an additional processor configuration. is running. Generally, in a multiprocessor system, such scientific and technical calculations are executed by a scientific and technical calculation processor attached to a slave processor. FIG. 2 is a block diagram showing a conventional multiprocessor system that can use a scientific and technical calculation processor, as described in, for example, Japanese Patent Application Laid-open No. 107460/1983. In the figure, (1) is a master processor that can execute input/output, (2) is a slave processor that cannot execute input/output, (3) is a scientific calculation processor attached to slave processor (2), ( 4) is the master processor (1
) and the slave processor (2).
(5) is the main memory shared by the master processor (1) and slave processor (2), (6) is the main memory that combines the master processor (1), slave 1 processor (2), and main memory (5) Next, we will explain the operation of the conventional multiprocessor system shown in Figure 2.
), separate user programs can be executed,
These programs may contain instructions for scientific and technical calculations. However, normally, instructions for scientific and technical calculations are always executed on the slave processor (2 H1m).In the unlikely event that instructions for scientific and technical calculations are executed on the master processor (1) side, this instruction is transferred to the master processor (1). Fusesaku 1》
detects it and informs the OS (4). This results in O
S (4) transfers the program that executed the scientific and technical calculation instructions to the slave processor (2) and causes it to be re-executed, and causes the scientific and technical calculation processor (3) to execute the calculation. [Problem to be solved by the invention] As described above, in the conventional multiprocessor system, the scientific and technical calculation processor (3) is the slave processor (2).
Since it is added only to the slave processor《2》
There was a problem that if the scientific calculation processor (3) broke down, the scientific calculation processor (3) could not be used. This invention was made to solve the above-mentioned problems, and the purpose is to obtain a highly efficient and reliable multiprocessor system in which a scientific calculation processor can be used even if a slave processor fails. [Means for Solving the Problems] A multiprocessor system according to the present invention adds another scientific and technical calculation processor to the master processor, and also stores the information of each scientific and technical calculation processor in the control registers of the master processor and the slave processor. Additional configuration definition bits are set as commands to be used, and the control operations of the OS are determined by these additional configuration definition bits. [Operation] In this invention, the additional ellipse definition bit in the control register determines whether or not scientific and technical calculation instructions can be executed using the scientific and technical calculation processor added as hardware to each processor. The scientific calculation processor can be controlled by software so that it can be used by multiple processors or by any one processor. [Embodiment 1] An embodiment of the present invention will be described below with reference to the drawings. 1st
The figure is a block diagram showing one embodiment of the present invention, and <3
), (5) and (6) are the same as above. or,
(10), <20> and <40> correspond to the master processor (1), slave processor (2) and OS <4>, respectively, and (30) corresponds to the master processor (1).
0) is another scientific and technical calculation processor added to the .0). (11) is a control register in the master processor (10), <<21>> is a control register in the slave processor (20), and these control registers (1l) and (21)
is provided with additional configuration definition bits that serve as usage instructions for each scientific and technical calculation processor (30) and (3).
A and B are usage instructions that are set as flags in the additional ellipse definition bits in each control register (11) and (21), and are transmitted to the OS (40).
It is designed to determine the control behavior of the Next, the operation of the embodiment of the present invention shown in FIG. 1 will be explained. First, the scientific computing processor that the user wishes to use (
30) and (3) are set in the additional configuration definition bits of control register (11) and (2nd step) as instructions A and B used. Each processor (hardware) based on B (10)
and (20), we set up additional lateral formation. For example, if the slave processor (20) is set to execute scientific and technical calculation instructions only, the operation will normally be the same as described above, but if the slave processor (20) fails, the OS (40) will , the hardware is set so that the master processor (10) can automatically execute instructions for scientific and technical calculations. That is, the slave processor (20
), the user program is transferred to the master processor (10) and executed, and the scientific and technical calculation processor (30) executes calculations according to the scientific and technical calculation instructions. In this way, scientific and technical calculation processors (3) and (3
0) is set, and the slave processor (20
) fails, the master processor (1
Since the system is switched to an elliptical system in which a scientific calculation processor (30) is added to the system (0), calculations can be executed reliably and reliability is improved. Also, Ren. In order to be able to use the scientific calculation processors (3) and (30) from one processor or multiple processors of the IK, software. Since it is controlled by air, you can select the effective use of the system and improve efficiency. In the above embodiment, a case was explained in which instructions for scientific and technical calculations were executed only by the program on the slave processor <<20>> side, but the master processor <<10>
It goes without saying that the same effect can be achieved even if both the slave processor (20) and the slave processor (20) are set to execute scientific and technical calculation instructions. In this case, normally both the master processor (10) and the slave processor (20) can execute scientific and technical calculation instructions, and if a failure occurs, the program of one processor on the failure side is transferred to the other processor. , it is sufficient to execute one scientific and technical calculation after the other scientific and technical calculation is completed. [Effects of the Invention] As described above, according to the present invention, another scientific and technological calculation processor is added to the master processor, and instructions for use of each scientific and technological calculation processor are stored in the control registers of the master processor and slave processors. Since the additional configuration definition bits are set and the control operations of the OS are determined by these additional configuration definition bits, the usage configuration of the scientific and technical calculation processor can be automatically controlled by software, resulting in high efficiency and high reliability. This has the effect of providing a multiprocessor system.
第１図はこの発明の一実施例を示すブロック図、第２図
は従来のマルチプロセッサシステムを示すブロック図で
ある．
（１０）・・・マスタブロセッサ
《２０》・・・スレーブプロセッサ
（３ ）−（３０）・・・科学技術計算プロセッサ（４
０）・・・ＯＳ
（１１）、（２１）・・・制御レジスタＡ．Ｂ・・・使
用命令FIG. 1 is a block diagram showing an embodiment of the present invention, and FIG. 2 is a block diagram showing a conventional multiprocessor system. (10)... Master processor <<20>>... Slave processor (3) - (30)... Scientific and technical calculation processor (4
0)...OS (11), (21)...Control register A. B...Use command
Claims (1)
と、 このスレーブプロセッサに付加された科学技術計算プロ
セッサと、 前記マスタプロセッサ及び前記スレーブプロセッサを制
御するＯＳと、 を備えたマルチプロセッサシステムにおいて、前記マス
タプロセッサに別の科学技術計算プロセッサを付加する
と共に、前記マスタプロセッサ及び前記スレーブプロセ
ッサのそれぞれの制御レジスタに前記各科学技術計算プ
ロセッサの使用命令となる付加構成定義ビットを設定し
、 これら付加構成定義ビットにより前記ＯＳの制御動作を
決定するようにしたことを特徴とするマルチプロセッサ
システム。[Scope of Claims] A master processor that executes input/output, a slave processor coupled to this master processor, a scientific and technical calculation processor added to this slave processor, and an OS that controls the master processor and the slave processor. In a multiprocessor system comprising: adding another scientific and technical calculation processor to the master processor, and adding instructions for use of each scientific and technical calculation processor to the respective control registers of the master processor and the slave processor; A multiprocessor system, characterized in that configuration definition bits are set, and control operations of the OS are determined by these additional configuration definition bits.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5617889A JPH02236656A (en) | 1989-03-10 | 1989-03-10 | Multiprocessor system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5617889A JPH02236656A (en) | 1989-03-10 | 1989-03-10 | Multiprocessor system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02236656A true JPH02236656A (en) | 1990-09-19 |
Family
ID=13019857
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5617889A Pending JPH02236656A (en) | 1989-03-10 | 1989-03-10 | Multiprocessor system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02236656A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007157060A (en) * | 2005-12-08 | 2007-06-21 | Nec Corp | Multiprocessor system, initiating method and program |
-
1989
- 1989-03-10 JP JP5617889A patent/JPH02236656A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007157060A (en) * | 2005-12-08 | 2007-06-21 | Nec Corp | Multiprocessor system, initiating method and program |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5841538B2 (en) | Multiprocessor system instructions | |
| JP2539352B2 (en) | Hierarchical multi-computer system | |
| JPH02236656A (en) | Multiprocessor system | |
| JPS6049352B2 (en) | data processing equipment | |
| JPH01137359A (en) | Processor control system | |
| JPS6158861B2 (en) | ||
| JPS6223895B2 (en) | ||
| JPS5839347A (en) | Processor | |
| JPH03269628A (en) | Exception processing system | |
| JP2511012B2 (en) | Task termination method | |
| JPH0656611B2 (en) | Vector processor | |
| JPS62229350A (en) | Command transmission and control system | |
| JP2591211B2 (en) | High-speed interrupt processing device | |
| JPS6063662A (en) | Multiprocessor system | |
| JPS603027A (en) | Resource control system of computer processing system | |
| JPS61184644A (en) | Virtual computer system control method | |
| JPH0444131A (en) | Execution device and method for inter-processor communication in multiple OS running system | |
| JPH03211687A (en) | Data transfer circuit | |
| JPH09282165A (en) | Information processing device | |
| JPS6212555B2 (en) | ||
| JPS598060A (en) | Microprocessor | |
| JPS62208155A (en) | Multiprocessor system | |
| JPS59177631A (en) | Dma control system | |
| JPS63155254A (en) | Information processor | |
| JPS61223968A (en) | Data controller for multi-microprocessor |