JPH02236708A - 電子計算処理システム - Google Patents
電子計算処理システムInfo
- Publication number
- JPH02236708A JPH02236708A JP1059290A JP5929089A JPH02236708A JP H02236708 A JPH02236708 A JP H02236708A JP 1059290 A JP1059290 A JP 1059290A JP 5929089 A JP5929089 A JP 5929089A JP H02236708 A JPH02236708 A JP H02236708A
- Authority
- JP
- Japan
- Prior art keywords
- processing
- power source
- power
- address
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Sources (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
この発明は、例えば人工衛星搭載用の電子計算機及びそ
の周辺機器のようにその消費電力量、発熱量が問題とさ
れる電子計算処理システムに関する。
の周辺機器のようにその消費電力量、発熱量が問題とさ
れる電子計算処理システムに関する。
（従来の技術）
一般に人工衛星に搭載される電子計算処理システムでは
、消費電力量及び発熱量が問題となるため、システム電
源を定期的にオン／オフ制御して処理を分割して実行さ
せ、処理終了と共に電源をオフして電力消費、発熱をお
さえ、これによってその増大を防止している。ところで
、上記システムに用いられる中央演算装置（以下ＭＰＵ
と称する）については電源オンと同時にリセットをかけ
、初期に設定した特定の番地から処理を実行させるよう
にしており、周期的に電源のオン／オフ制御を行う場合
には、電源オフの前に次の処理を行ないたい箇所をフラ
グに設定しておき、電源オンと共に初期設定番地からフ
ラグで示された番地へ移行して処理を再開するようにな
っている。
、消費電力量及び発熱量が問題となるため、システム電
源を定期的にオン／オフ制御して処理を分割して実行さ
せ、処理終了と共に電源をオフして電力消費、発熱をお
さえ、これによってその増大を防止している。ところで
、上記システムに用いられる中央演算装置（以下ＭＰＵ
と称する）については電源オンと同時にリセットをかけ
、初期に設定した特定の番地から処理を実行させるよう
にしており、周期的に電源のオン／オフ制御を行う場合
には、電源オフの前に次の処理を行ないたい箇所をフラ
グに設定しておき、電源オンと共に初期設定番地からフ
ラグで示された番地へ移行して処理を再開するようにな
っている。
しかしながら、上記のような従来の電子計算処理システ
ムでは、ＭＰＵにおける電源オン／オフ処理でフラグの
付加や読出しを行うようにアブリケーションブログラム
側で意識して設計しなければならない。よって、ユーザ
負担を増大させてしまう。また処理の再開箇所が多くな
った場合にはそれに応じたフラグの記憶領域も必要とな
るため、装置の大型化を招《。
ムでは、ＭＰＵにおける電源オン／オフ処理でフラグの
付加や読出しを行うようにアブリケーションブログラム
側で意識して設計しなければならない。よって、ユーザ
負担を増大させてしまう。また処理の再開箇所が多くな
った場合にはそれに応じたフラグの記憶領域も必要とな
るため、装置の大型化を招《。
（発明が解決しようとする課題）
以上述べたように従来の電子計算処理システムでは、定
期的な電源オン／オフ制御によって省電力化、低発熱化
を図る場合、アプリケーションプログラム側で処理再開
のための操作を考慮して設計しなければならず、ユーザ
負担が重くなっている。さらにその内容として、フラグ
に再開箇所を付して記憶させる方式では、再開箇所の増
大に応じてフラグ記憶用の領域が無視できなくなり、記
憶領域の拡大が余儀なくされ、装置の大型化を招いてい
る。
期的な電源オン／オフ制御によって省電力化、低発熱化
を図る場合、アプリケーションプログラム側で処理再開
のための操作を考慮して設計しなければならず、ユーザ
負担が重くなっている。さらにその内容として、フラグ
に再開箇所を付して記憶させる方式では、再開箇所の増
大に応じてフラグ記憶用の領域が無視できなくなり、記
憶領域の拡大が余儀なくされ、装置の大型化を招いてい
る。
この発明は上記の課題を解決するためになされたもので
、アプリケーションプログラム側で処理再開のための操
作を考慮しなくても自動的に各オン時の処理の連続性を
確保することができ、また再開箇所の数に関係なく一定
の記憶領域があればよい電子計算処理システムを提供す
ることを目的とする。
、アプリケーションプログラム側で処理再開のための操
作を考慮しなくても自動的に各オン時の処理の連続性を
確保することができ、また再開箇所の数に関係なく一定
の記憶領域があればよい電子計算処理システムを提供す
ることを目的とする。
［発明の構成コ
（課題を解決するための手段）
上記目的を達成するためにこの発明に係る電子計算処理
システムは、アプリケーションプログラムに従って各種
計算処理を行う中央演算装置を備え、定期的にシステム
の電源がオン／オフ制御されるシステムにおいて、前記
電源のオフ時に前記中央演算装置に割込みをかけ、実行
中の処理を中断してそのアドレスを送出させる手段と、
この手段から送出されるアドレスを格納する記憶部とを
具備し、前記電源のオン時に前記記憶部に格納したアド
レスを読出してその部分から処理を実行させるようにし
たことを特徴とする。
システムは、アプリケーションプログラムに従って各種
計算処理を行う中央演算装置を備え、定期的にシステム
の電源がオン／オフ制御されるシステムにおいて、前記
電源のオフ時に前記中央演算装置に割込みをかけ、実行
中の処理を中断してそのアドレスを送出させる手段と、
この手段から送出されるアドレスを格納する記憶部とを
具備し、前記電源のオン時に前記記憶部に格納したアド
レスを読出してその部分から処理を実行させるようにし
たことを特徴とする。
（作用）
上記構成による電子計算処理システムでは、電源オフ時
に割込み処理によって実行中のアドレスが格納されてい
るので、処理再開時に格納したアドレス部分から処理を
続行することができる。
に割込み処理によって実行中のアドレスが格納されてい
るので、処理再開時に格納したアドレス部分から処理を
続行することができる。
（実施例）
以下、第１図及び第２図を参照してこの発明の一実施例
を説明する。
を説明する。
第１図はその構成を示すもので、１ｌはアプリケーショ
ンプログラムに従って各種計算処理を行うＭＰＵ，１２
は他のシステムユニットに対する電源オン／オフを総括
的に制御する電源制御ユニット、ｌ３はシステムの電源
オン／オフのタイミングを決定するタイマユニット、ｌ
４は例えばアプリケーションプログラムを記憶するＲＯ
Ｍ，１５はＭＰＵＩＩの計算結果等を記憶するＲＡＭ，
１Ｂは前処理の最終アドレスを保持するレジスタ、１７
は他の周辺機器をアナログ制御するためのアナログ入出
力ボートであり、ＬＰは電源ライン、ＬｆＩはバスライ
ン、Ｌｏはオン／オフ指令ラインである。
ンプログラムに従って各種計算処理を行うＭＰＵ，１２
は他のシステムユニットに対する電源オン／オフを総括
的に制御する電源制御ユニット、ｌ３はシステムの電源
オン／オフのタイミングを決定するタイマユニット、ｌ
４は例えばアプリケーションプログラムを記憶するＲＯ
Ｍ，１５はＭＰＵＩＩの計算結果等を記憶するＲＡＭ，
１Ｂは前処理の最終アドレスを保持するレジスタ、１７
は他の周辺機器をアナログ制御するためのアナログ入出
力ボートであり、ＬＰは電源ライン、ＬｆＩはバスライ
ン、Ｌｏはオン／オフ指令ラインである。
このうち、電源制御ユニット１２、ＲＡＭユニットｌ５
、レジスタｌ６及びタイマユニットｌ３には？＋４ライ
ンＬＰから直接電源が供給され、他のユニツ｝１１．
１４． １７には電源ラインＬＰから電源制御ユニット
ｌ２を介し、ここでオン／オフ制御を受けて供給される
。各ユニット１１〜１７間のデータ及び割込み等はバス
ラインＬＢを通じて行われる。タイマユニット１３は定
期的に電源制御ユニットｌ２に電源オン／オフ指令を送
り、電源オフ時点から一定時間はＭ Ｐ Ｕ ＩＬ電源
制御ユニット１２及びアナログ人出力ボートｌ７にリセ
ットをかけ、電源オン時点から一定期間後に同リセット
を解除するようになっている。
、レジスタｌ６及びタイマユニットｌ３には？＋４ライ
ンＬＰから直接電源が供給され、他のユニツ｝１１．
１４． １７には電源ラインＬＰから電源制御ユニット
ｌ２を介し、ここでオン／オフ制御を受けて供給される
。各ユニット１１〜１７間のデータ及び割込み等はバス
ラインＬＢを通じて行われる。タイマユニット１３は定
期的に電源制御ユニットｌ２に電源オン／オフ指令を送
り、電源オフ時点から一定時間はＭ Ｐ Ｕ ＩＬ電源
制御ユニット１２及びアナログ人出力ボートｌ７にリセ
ットをかけ、電源オン時点から一定期間後に同リセット
を解除するようになっている。
上記構成において、以下その動作について第２図を参照
して説明する。
して説明する。
まず、電源投入前の初期状態では、レジスタ１６にはＲ
ＯＭ１５に記憶されたアプリケーションプログラムの先
頭アドレスが記憶されており、またタイマユニットｌ３
によってＭＰＵＩＩＳ電源制御ユニット１２及びアナロ
グ入出力ボート１７がリセット状態に設定されている。
ＯＭ１５に記憶されたアプリケーションプログラムの先
頭アドレスが記憶されており、またタイマユニットｌ３
によってＭＰＵＩＩＳ電源制御ユニット１２及びアナロ
グ入出力ボート１７がリセット状態に設定されている。
ここでタイマユニット１３から電源オン指令がオン／オ
フ指令ラインＬ０を通じて電源制御ユニット１２に与え
られると、この電源制御ユニット１２はＭＰＵＩＩ、Ｒ
ＯＭ１４及びアナログ入出力ポートＩ７に電源を供給す
る。一方、タイマユニットｌ３は電源オン時点から一定
期間（Ｗ）経過後にＭＰＵＩＩ、電源制御ユニットｌ２
及びアナログ入出力ボートｌ７に与えているリセットを
解除する。リセットを解除されたＭＰＵＩＬはレジスタ
１６に記憶されているアドレスを読込み、プログラムを
実行する（Ｅ）。
フ指令ラインＬ０を通じて電源制御ユニット１２に与え
られると、この電源制御ユニット１２はＭＰＵＩＩ、Ｒ
ＯＭ１４及びアナログ入出力ポートＩ７に電源を供給す
る。一方、タイマユニットｌ３は電源オン時点から一定
期間（Ｗ）経過後にＭＰＵＩＩ、電源制御ユニットｌ２
及びアナログ入出力ボートｌ７に与えているリセットを
解除する。リセットを解除されたＭＰＵＩＬはレジスタ
１６に記憶されているアドレスを読込み、プログラムを
実行する（Ｅ）。
次に、タイマユニット１３から電源オフ割込みがバスラ
インＬＢを通じてＭＰＵユニット１１に与えられると、
ＭＰＵＬＩは割込み処理（Ｉ）に移ってアプリケーショ
ンプログラムの実行を停止し、最後に実行したプログラ
ムのアドレスをレジスタｌ６に記憶させた後、タイマユ
ニット１３に対し、ＭＰＵユニットｌ１及びアナログ入
出力ボート１７へのリセット、同１１． １７及びＲ
ＯＭユニット１４の電源オフを指令する。次に、タイマ
ユニット１３は前記指令により１１． １７の各ユニッ
トをリセットし、一定時間（Ｒ）後に電源制御ユニット
１２に対して１１． １４及び１７の各ユニットの電源
供給停止を指令する（Ｓ）。
インＬＢを通じてＭＰＵユニット１１に与えられると、
ＭＰＵＬＩは割込み処理（Ｉ）に移ってアプリケーショ
ンプログラムの実行を停止し、最後に実行したプログラ
ムのアドレスをレジスタｌ６に記憶させた後、タイマユ
ニット１３に対し、ＭＰＵユニットｌ１及びアナログ入
出力ボート１７へのリセット、同１１． １７及びＲ
ＯＭユニット１４の電源オフを指令する。次に、タイマ
ユニット１３は前記指令により１１． １７の各ユニッ
トをリセットし、一定時間（Ｒ）後に電源制御ユニット
１２に対して１１． １４及び１７の各ユニットの電源
供給停止を指令する（Ｓ）。
再びタイマユニット１３から電源オン指令が発せられ、
電源制御ユニットｌ２に与えられると、この電源制御ユ
ニットＩ２はＭＰＵＩＩ、ＲＯＭｌ４及びアナログ入出
力ポート１７に電源を供給して待機状態とする（Ｗ）。
電源制御ユニットｌ２に与えられると、この電源制御ユ
ニットＩ２はＭＰＵＩＩ、ＲＯＭｌ４及びアナログ入出
力ポート１７に電源を供給して待機状態とする（Ｗ）。
そして、タイマユニット１３によるリセット解除後に、
ＭＰＵユニット１１はレジスタユニット１Ｂより取込ん
だ前処理の最終アドレスから実行する（Ｅ）。以後は同
様の動作を繰返す。
ＭＰＵユニット１１はレジスタユニット１Ｂより取込ん
だ前処理の最終アドレスから実行する（Ｅ）。以後は同
様の動作を繰返す。
したがって、上記構成による電子計算処理システムは、
電源オフ時点でＭＰＵＩＩに割込み処理をかけ、実行中
のプログラムのアドレスをレジスタ１６に退避させた後
に全てのユニットに対するｍ［を断とし、電源オン時点
で退避させたアドレスから処理を実行させるので、アプ
リケーションプログラム側で処理再開のための操作を考
慮する必要はなく、ユーザ負担も軽くすることができる
と共に、分割処理の連続性の精度を高めることもできる
。さらにその内容として、再開箇所にフラグを付す必要
もなくなり、フラグ記憶用の領域確保といった問題もな
い。
電源オフ時点でＭＰＵＩＩに割込み処理をかけ、実行中
のプログラムのアドレスをレジスタ１６に退避させた後
に全てのユニットに対するｍ［を断とし、電源オン時点
で退避させたアドレスから処理を実行させるので、アプ
リケーションプログラム側で処理再開のための操作を考
慮する必要はなく、ユーザ負担も軽くすることができる
と共に、分割処理の連続性の精度を高めることもできる
。さらにその内容として、再開箇所にフラグを付す必要
もなくなり、フラグ記憶用の領域確保といった問題もな
い。
尚、上記実施例ではアドレス記憶用にレジスタ１６を設
けているが、ＲＡＭｌ５に余裕があるならその一部をア
ドレス記憶領域とすれば、レジスタｌ６の省略すること
もできる。
けているが、ＲＡＭｌ５に余裕があるならその一部をア
ドレス記憶領域とすれば、レジスタｌ６の省略すること
もできる。
［発明の効果］
以上のようにこの発明によれば、アプリケーションプロ
グラム側で処理再開のための操作を考慮しなくても自動
的に各オン時の処理の連続性を確保することができ、ま
た再開箇所の数に関係なく一定の記憶領域があればよい
電子計算処理システムを提供することができる。
グラム側で処理再開のための操作を考慮しなくても自動
的に各オン時の処理の連続性を確保することができ、ま
た再開箇所の数に関係なく一定の記憶領域があればよい
電子計算処理システムを提供することができる。
第１図はこの発明に係る電子計算処理システムの一実施
例を示すブロック回路図、第２図は同実施例の動作を説
明するためのタイミング図である。 １１・・・ＭＰＵＳ１２・・・電源制御ユニット、１３
・・・タイマユニット、１４・・・ＲＯＭ，１５・・・
ＲＡＭ，１Ｇ・・・レジスタ、１７・・・アナログ入出
力ポート。 出願人代理人 弁理士 鈴江武彦
例を示すブロック回路図、第２図は同実施例の動作を説
明するためのタイミング図である。 １１・・・ＭＰＵＳ１２・・・電源制御ユニット、１３
・・・タイマユニット、１４・・・ＲＯＭ，１５・・・
ＲＡＭ，１Ｇ・・・レジスタ、１７・・・アナログ入出
力ポート。 出願人代理人 弁理士 鈴江武彦
Claims (1)
- アプリケーションプログラムに従って各種計算処理を行
う中央演算装置を備え、定期的にシステムの電源がオン
／オフ制御される電子計算処理システムにおいて、前記
電源のオフ時に前記中央演算装置に割込みをかけ、実行
中の処理を中断してそのアドレスを送出させる手段と、
この手段から送出されるアドレスを格納する記憶部とを
具備し、前記電源のオン時に前記記憶部に格納したアド
レスを読出してその部分から処理を実行させるようにし
たことを特徴とする電子計算処理システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1059290A JPH02236708A (ja) | 1989-03-10 | 1989-03-10 | 電子計算処理システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1059290A JPH02236708A (ja) | 1989-03-10 | 1989-03-10 | 電子計算処理システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02236708A true JPH02236708A (ja) | 1990-09-19 |
Family
ID=13109105
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1059290A Pending JPH02236708A (ja) | 1989-03-10 | 1989-03-10 | 電子計算処理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02236708A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004220489A (ja) * | 2003-01-17 | 2004-08-05 | Matsushita Electric Ind Co Ltd | ネット家電機器の貸し出しシステム |
-
1989
- 1989-03-10 JP JP1059290A patent/JPH02236708A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004220489A (ja) * | 2003-01-17 | 2004-08-05 | Matsushita Electric Ind Co Ltd | ネット家電機器の貸し出しシステム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7007180B2 (en) | System and method for switching a computer system to a first or second power saving mode based on whether or not there exists a timer-expiration-waiting event in an event queue | |
| JPH0776894B2 (ja) | プロセッサ用クロック信号の制御方法及び情報処理システム | |
| JP2005521937A (ja) | コンピュータオペレーティングシステムにおけるコンテキスト切り替え方法及び装置 | |
| JPH07295694A (ja) | 演算処理装置の省電力方法 | |
| JPH02236708A (ja) | 電子計算処理システム | |
| JPS583009A (ja) | デ−タ処理装置の電源制御装置 | |
| JP2010102567A (ja) | 周期駆動タスク実行装置、周期駆動タスク実行方法及びプログラム | |
| JPS6347812A (ja) | スリ−プモ−ド制御装置 | |
| JPS60218152A (ja) | マイクロ・プロセツサ | |
| JPH1173330A5 (ja) | ||
| JPH10333790A (ja) | パワーセーブ機能を備えた情報処理装置及び当該情報処理装置のパワーセーブ解除方法 | |
| JPH03163617A (ja) | コンピュータシステムにおけるプログラムのウオーム・ブート方法 | |
| JPH05282214A (ja) | システムリスタート方法及び装置 | |
| JPH05204750A (ja) | プログラム制御装置のデータ保持方式 | |
| JPH0588775A (ja) | クロツク切替え方式 | |
| JPH0319033A (ja) | システム中断・再開方式 | |
| JPH0721091A (ja) | 電子計算機における停電処理方法 | |
| JPH05265602A (ja) | パワーマネージメント制御装置 | |
| JPH04177504A (ja) | プログラマブルコントローラのバックアップ装置 | |
| JPS6158019A (ja) | 電源維持装置 | |
| JPH01205310A (ja) | データ処理装置の電源供給制御方式 | |
| JPS62113238A (ja) | 電子計算機システムにおけるプログラム修正装置 | |
| JPS61226820A (ja) | 復電によるデ−タ処理再開方式 | |
| JPH05233525A (ja) | Ｉ／ｏ処理装置 | |
| JPH0934514A (ja) | プログラマブルコントローラのマルチタスク制御方式およびマルチタスク式プログラマブルコントローラ |