JPH0223671A - 不揮発性半導体記憶装置およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は不揮発性半導体記憶装置およびその製造方法に
関する。

（従来の技術） 従来のＥＰＲＯＭの断面を第５図に示す。このＥＰＲＯ
Ｍはｐ型シリコン基板１内にドレイン２ａ、およびソー
ス２ｂとなるｎ型拡散層が形成されている。そして、ｐ
型シリコン基板１のチャネルとなる領域上にゲート酸化
膜３ａを介してポリシリコンからなる浮遊ゲート４．絶
縁膜５．およびポリシリコンからなる制御ゲート６を有
している２層構造のゲート電極が形成されており、また
ソースとなるｎ型拡散層２ｂと浮遊ゲート４との間に絶
縁膜３ｂを介してポリシリコンからなる浮遊ゲー）７ａ
が形成されている。

上述のＥＰＲＯＭの書き込みおよび読み出しの動作原理
を第６図を用いて説明する。

書き込み時は制御ゲート６に１０数■、ドレインとなる
ｎ型拡散層２ａに数Ｖの電圧をそれぞれ印加し、ｐ型シ
リコン基板１およびソースとなるｎ型拡散層を接地する
。すると容量比により浮遊ゲート４、および７ａに電位
が生じ、ｐ型シリコン基板１のチャネル領域表面に反転
層１１が形成される。そしてドレインとなるｎ型拡散層
２ａに印加された数Ｖの電圧は、はとんど絶縁物３ｂ直
下の基板に生じる空乏層１０に掛り、空乏層１０に高電
界が生じる。このため空乏層１０中で電子および正孔が
発生し、ゲート酸化膜３ａを通して浮遊ゲート４に電子
が注入される。

これに対して読み出し時は、制御ゲート６に数ｖ１　ド
レインとなる拡散層２ａに数Ｖの電圧をそれぞれ印加し
、ｐ型シリコン基板１およびソースとなるｎ型拡散層２
ｂを接地する。すると浮遊ゲート４に電子が注入されて
いる場合は反転層１１が形成されず電流は流れない。ま
た、電子が注入されていない場合は反転層１１が形成さ
れ、電流は流れる。

（発明が解決しようとする課題） このように従来のＥＰＲＯＭの書き込み動作（浮遊ゲー
ト４への電子の注入）は、絶縁膜３ｂで隔てられた反転
層１１の間に、ドレインとなるｎ型拡散層２ａに印加さ
れる電圧によって空乏層１０を生じさせ、この空乏層１
０の電界によって発生した電子、正孔対を制御ゲート６
に印加される電圧によって浮遊ゲート４へ電子注入させ
る。

また、読み出し動作においても反転層１１の間に空乏層
を生じさせなければチャネル電流を得ることができず、
空乏層１０中で電子・正孔対が発生してしまう。この時
、反転層１１を形成するためには、制御ゲート６に電位
を与えなければならず、読み出し動作を行うことにより
軽い書き込み動作（誤書き込み動作）が発生してしまう
という問題点があった。また、書き込み動作中に浮遊ゲ
−１７ａへの電子注入も軽く起こり、読み出し電流を低
下させるという問題点もあった。

本発明は上記問題点を考慮してなされたものであって、
読み出し時に誤書き込み動作を発生させることがなく、
また書き込み動作中に読み出し電流の低下を生じさせな
い不揮発性半導体記憶装置およびその製造方法を提供す
ることを目的とする。

〔発明の構成〕

（課題を解決するための手段） 本発明による不揮発性半導体記憶装置の製造方法は、ｐ
型半導体基板上の所定の領域に第１のｎ型拡散層を形成
する工程と、ｐ型半導体基板上に第１のゲート酸化膜を
形成する工程と、第１のゲート酸化膜上に第１ポリシリ
コン膜、絶縁膜、および第２ポリシリコン膜を順次積層
する工程と、第１ポリシリコン膜、絶縁膜、および第２
ポリシリコン膜からなる積層膜をパターニングして第１
のｎ型拡散層の境界の一部を含む近傍領域上にゲート電
極を形成する工程と、ゲート電極直下以外の第１のゲー
ト酸化膜を除去する工程と、ｐ型半導体基板のゲート電
極形成面側に第２のゲート酸化膜および第３ポリシリコ
ン膜を順次積層する工程と、第１のｎ型拡散層側の第３
ポリシリコン膜を除去する工程と、前記ゲート電極を挟
んで第１のｎ型拡散層と反対側のｐ型半導体基板上に第
２のｎ型拡散層を形成する工程と、前記第１のｎ型拡散
層中にｎ型拡散層を形成する工程と、全面に層間絶縁膜
を堆積する工程と、ゲート電極との接続孔および第２の
ｎ型拡散層との接続孔、ならびに第１のｎ型拡散層とｎ
型拡散層との共用接続孔をそれぞれ開孔する工程と、開
孔された接続孔に金属を埋め込む工程とを備えているこ
とを特徴とする。

本発明による不揮発性半導体記憶装置は、ｐ型半導体基
板上のチャネルとなる領域を挟んでソースおよびドレイ
ンとなるｎ型拡散層を前記ｐ型半導体基板上に形成し、
ドレインとなるｎ型拡散層中にｐ型半導体基板をドレイ
ンとし、ドレインとなるｎ型拡散層をチャネルとする領
域を挟んでソースとなるｎ型拡散層を形成し、ｐ型半導
体基板上のチャネルとなる領域の一部とｎ型拡散層のチ
ャネルとする領域とにまたがるようにゲート酸化膜を介
して第１の浮遊ゲートを形成し、この第１の浮遊ゲート
上に絶縁膜を介して制御ゲートを形成し、ソースとなる
ｎ型拡散層と第１の浮遊ゲトとの間の、ｐ型半導体基板
上のチャネルとなる領域上に、ｐ型半導体基板とはゲー
ト酸化膜を介し、第１の浮遊ゲートとは絶縁膜を介して
第２の浮遊ゲートを形成したことを特徴とする。

（作　用） このように構成された本発明による不揮発性半導体記憶
装置およびその製造方法によれば、ドレインとなる第１
のｎ型拡散層中にｐ型の拡散層が形成される。そして書
き込みは第１のｎ型拡散層とソースとなる第２のｎ型拡
散層間をチャネルとするｎ型トランジスタで行わせ、読
み出しはｐ型半導体基板とｎ型拡散層間の第１のｎ型拡
散層をチャネルとするｐ型トランジスタで行わせること
により読み出し時に誤書き込み動作を発生させることが
なく、又、書き込み動作中に読み出し電流の低下を生じ
させないこととなる。

（実施例） 第１図に本発明による不揮発性半導体記憶装置の製造工
程の一実施例を示す。第１図（ａ）において、ｐ型シリ
コン基板１の表層内にイオン注入によってドレインとな
るｎ型拡散層２を形成する。

その後、熱酸化により数百オングストローム（人）のゲ
ート酸化膜３ａを形成し、その上にポリシリコン膜４、
絶縁膜５、およびポリシリコン膜６を順次積層する（第
１図（ａ）参照）。次にレジストを塗布してマスク（図
示せず）を形成し、このマスクを用いてエツチングを行
って、ポリシリコン膜４、絶縁膜５、およびポリシリコ
ン膜６からなるゲート電極１５を形成する（第１図（ｂ
）参照）。なおこの時、ゲート電極１５をｎ型拡散層２
とｐ型半導体基板１のチャネルとなる領域にまたかるよ
うに形成する。ゲート電極１５を形成後、ゲート電極１
５直下の部分を除いてフッ化アンモニウム等を用いてゲ
ート酸化膜３ａを除去する（第１図（ｂ）参照）。その
後熱酸化によりゲート酸化膜３ｂを形成し、その上にポ
リシリコンを堆積してポリシリコン膜７を形成する（第
１図（ｂ）参照）。

ＲＩＥ（反応性イオンエツチング）を行うことによりゲ
ート電極１５の、側面だけにポリシリコン膜７を残す。

レジストを塗布してマスク（図示せず）を形成し、この
マスクを用いてｎ型拡散層側のポリシリコン膜７をＣＤ
Ｅ　（反応性ドライエツチング）などで除去する。する
とゲート電極１５の、ｎ型拡散層２と反対側の側面だけ
にポリシリコン膜７ａが残る（第１図（Ｃ）参照）。

その後、イオン注入することによりｎ型拡散層２中にｎ
型拡散層９を形成するとともに、ｐ型半導体基板１のチ
ャネルとなる領域をｎ型拡散層２と挾むようにソースと
なるｎ型拡散層８をそれぞれ形成する（第１図（Ｃ）参
照）。そして層間絶縁膜２０を堆積し、ｎ型拡散層２と
ｎ型拡散層９との共用接続孔、およびゲート電極１５と
の接続孔、ならびにｎ型拡散層８との接続孔を開孔し、
これらの接続孔にＡｌｌなどの金属を埋め込み、電極２
１ａ、２１ｂ、２１ｃを形成する（第１図（ｄ）参照）
。

第２図に本発明による不揮発性半導体記憶装置の一実施
例を示す。この実施例の不揮発性半導体記憶装置（以下
、半導体装置という）は、ｐ型シリコン基板１の表面層
内に、チャネルとなる領域を挟んでｎ型トランジスタの
ドレインおよびソースとなるｎ型拡散層２および８が形
成されている。

そして、ドレインとなるｎ型拡散層２の一部にｐ型トラ
ンジスタのソースとなるｎ型拡散層９が形成されている
。また、ｐ型シリコン基板１のチャネルとなる領域とｎ
型拡散層２とにまたがるように形成されたゲート酸化膜
３ａ上にポリシリコンからなる浮遊ゲート４、絶縁膜５
、およびポリシリコンからなる制御ゲート６を有するゲ
ート電極１５が形成されている。そして、ソースとなる
ｎ型拡散層８と浮遊ゲート４との間に絶縁膜３ｂを介し
てポリシコンからなる浮遊ゲート７ａが配置されている
。

次に、上記実施例の半導体装置の書き込みおよび読み出
しの動作原理を第３図および第４図を用いて説明する。

第３図において、書き込み時は、制御ゲート６に１０数
Ｖの電圧を印加し、ｎ型拡散層２とｎ型拡散層９を同電
位で数Ｖの電圧を印加する。そしてｐ型シリコン基板１
とソースとなるｎ型拡散層８を接地する。この時、容量
比により浮遊ゲート４および７ａにプラスの電位が生じ
、反転層１１が形成される。そして、ドレインとなるｎ
型拡散層２に印加された数Ｖの電圧のほとんどは、絶縁
物３ｂ直下のｐ型シリコン基板１に生じている空乏層１
０に掛り、高電界を生じる。このため空乏層１０中で電
子および正孔が発生し、電子は浮遊ポリシリコンゲート
４にゲート酸化膜３ａを通して注入される。

これに対して読み出し時は、第４図に示すように制御ゲ
ート６、およびｎ型拡散層８、ならびにｐ型シリコン基
板１を接地し、ドレイン、となるｎ型拡散層２、および
ｎ型拡散層９を同電位とし、数■の電圧を印加する。こ
の時、浮遊ゲート４に電子が注入されていなければ正孔
の反転層１０が形成されず、電流は流れない。また、電
子が注入されていれば正孔の反転層１２が形成され、ｎ
型拡散層９、反転層１２、ｐ型シリコン基板の径路で電
流が流れる。

以上述べたことから本実施例によれば、書き込みは、ド
レインとなるｎ型拡散層２とソースとなるｎ型拡散層８
との間をチャネルとするｎ型トランジスタで行い、読み
出しはｐ型シリコン基板１とソースとなるｎ型拡散層９
との間のｎ型拡散層２をチャネルとするｐ型トランジス
タで行うことにより読み出し時の誤書き込みを生じさせ
ないばかりでなく書き込み動作中に読み出し電流の低下
を生じさせないこととなる。

〔発明の効果〕

本発明によれば、読み出し時に誤書き込み動作を発生さ
せないばかりでなく、書き込み動作中に読み出し電流の
低下を生じさせないことにより信頼性の向上を計ること
ができる。

【図面の簡単な説明】

第１図は本発明による不揮発性半導体記憶装置の製造工
程を示す断面図、第２図は本発明による不揮発性半導体
記憶装置の一実施例を示す断面図、第３図および第４図
は本発明による不揮発性半導体記憶装置の動作を説明す
る断面図、第５図は従来の不揮発性半導体記憶装置を示
す断面図、第６図は従来の不揮発性半導体記憶装置の動
作を説明する断面図である。 １・・・ｐ型シリコン基板、２・・・ｎ型拡散層（ドレ
イン）、３ａ・・・ゲート酸化膜、４・・・ポリシリコ
ン膜（浮遊ゲート）、５・・・絶縁膜、６・・・ポリシ
リコン膜（制御ゲート）、７・・・ポリシリコン膜、７
ａ・・・浮遊ゲート、８・・・ｎ型拡散層（ソース）、
９・・・ｎ型拡散層、１５・・・ゲート電極、２０・・
・層間絶縁膜、２１　ａ　ｓ　２　ｌ　ｂ　％　２１　
ｃ　・・・電極。 出願人代理人　　佐　　藤　　−雄

Claims (1)

1. 【特許請求の範囲】 １、ｐ型半導体基板上の所定に領域の第１のｎ型拡散層
   を形成する工程と、前記ｐ型半導体基板上に第１のゲー
   ト酸化膜を形成する工程と、前記第１のゲート酸化膜上
   に第１ポリシリコン膜、絶縁膜、および第２ポリシリコ
   ン膜を順次積層する工程と、前記第１ポリシリコン膜、
   絶縁膜、および第２ポリシリコン膜からなる積層膜をパ
   ターニングして前記第１のｎ型拡散層の境界の一部を含
   む近傍領域上にゲート電極を形成する工程と、前記ゲー
   ト電極直下以外の前記第１のゲート酸化膜を除去する工
   程と、前記ｐ型半導体基板のゲート電極形成面側に第２
   のゲート酸化膜および第３ポリシリコン膜を順次積層す
   る工程と、前記第１のｎ型拡散層側の第３ポリシリコン
   膜を除去する工程と、前記ゲート電極を挟んで第１のｎ
   型拡散層と反対側のｐ型半導体基板上に第２のｎ型拡散
   層を形成する工程と、前記第１のｎ型拡散層中にｐ型拡
   散層を形成する工程と、全面に層間絶縁膜を堆積する工
   程と、前記ゲート電極との接続孔および前記第２のｎ型
   拡散層との接続孔、ならびに前記第１のｎ型拡散層とｐ
   型拡散層との共用接続孔をそれぞれ開孔する工程と、開
   孔された接続孔に金属を埋め込む工程とを備えているこ
   とを特徴とする不揮発性半導体記憶装置の製造方法。 ２、ｐ型半導体基板上のチャネルとなる領域を挟んでソ
   ースおよびドレインとなるｎ型拡散層を前記ｐ型半導体
   基板上に形成し、前記ドレインとなるｎ型拡散層中に前
   記ｐ型半導体基板をドレインとし、前記ドレインとなる
   ｎ型拡散層をチャネルとする領域を挟んでソースとなる
   ｐ型拡散層を形成し、前記ｐ型半導体基板上のチャネル
   となる領域の一部と前記ｎ型拡散層のチャネルとする領
   域とにまたがるようにゲート酸化膜を介して第１の浮遊
   ゲートを形成し、この第１の浮遊ゲート上に絶縁膜を介
   して制御ゲートを形成し、前記ソースとなるｎ型拡散層
   と第１の浮遊ゲートとの間の、前記ｐ型半導体基板上の
   チャネルとなる領域上に、前記ｐ型半導体基板とはゲー
   ト酸化膜を介し、前記第１の浮遊ゲートとは絶縁膜を介
   して第２の浮遊ゲートを形成したことを特徴とする不揮
   発性半導体記憶装置。