JPH02237116A - 半導体装置の薄膜形成方法 - Google Patents
半導体装置の薄膜形成方法Info
- Publication number
- JPH02237116A JPH02237116A JP5876989A JP5876989A JPH02237116A JP H02237116 A JPH02237116 A JP H02237116A JP 5876989 A JP5876989 A JP 5876989A JP 5876989 A JP5876989 A JP 5876989A JP H02237116 A JPH02237116 A JP H02237116A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- tungsten
- forming
- film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Chemical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置の薄膜形成方法に関し、さらに詳
しくは、半導体装置における半導体基板上にＣ Ｖ Ｄ
（Ｃｈｅｍｉｃａｌ Ｖａｐｏｕｒ Ｄｅｐｏｓｉｔ
ｉｏｎ）法を用いて薄膜形成を行う方法に関するもので
ある。
しくは、半導体装置における半導体基板上にＣ Ｖ Ｄ
（Ｃｈｅｍｉｃａｌ Ｖａｐｏｕｒ Ｄｅｐｏｓｉｔ
ｉｏｎ）法を用いて薄膜形成を行う方法に関するもので
ある。
一般に、ＩＣなどの半導体装置にあって、その半導体基
板上での配線パターンは、通常の場合、アルミニウムを
主材料に用いて形成されており、例えばＳｔ基坂上にＡ
１をスパッタリングし、５００ｎｍのＡ／！Ｓｔを形成
している。しかし、アルミニウムの配線パターンの表面
には、バターニングの熱処理の際、ヒロックと呼ばれる
突起物が成長し、この突起物が眉間絶縁膜の破壊や配線
間の電気的短絡の原因となっている。また、アルミニウ
ムの融点が低いため、配線パターン形成後の熱処理温度
が制限され、高温での熱処理が行えないという問題もあ
った． この様なアルミニウム特有の問題から、最近は、アルミ
ニウムに代わる配線材料としてタングステンが注目され
、その形成方法としては、段差被覆性の優れたＣＶＤ法
が試みられている。
板上での配線パターンは、通常の場合、アルミニウムを
主材料に用いて形成されており、例えばＳｔ基坂上にＡ
１をスパッタリングし、５００ｎｍのＡ／！Ｓｔを形成
している。しかし、アルミニウムの配線パターンの表面
には、バターニングの熱処理の際、ヒロックと呼ばれる
突起物が成長し、この突起物が眉間絶縁膜の破壊や配線
間の電気的短絡の原因となっている。また、アルミニウ
ムの融点が低いため、配線パターン形成後の熱処理温度
が制限され、高温での熱処理が行えないという問題もあ
った． この様なアルミニウム特有の問題から、最近は、アルミ
ニウムに代わる配線材料としてタングステンが注目され
、その形成方法としては、段差被覆性の優れたＣＶＤ法
が試みられている。
ＣＶＤ法を用いてタングステン薄膜を形成するには、六
弗化タングステン（ＷＦ＆）の水素（Ｈ，）還元法及び
シラン（ＳｉＨ４）還元法があり、その還元反応式を（
１）及び（２）式にそれぞれ示す。 ＷＦｈ （ｇ）
＋３ Ｈｚ （ｇ） →Ｗ（ｓ） ＋６ ＨＦ（ｇ）
”｛１）２ＷＦ＆ （ｇ） ＋ ３ Ｓ ｉ ＨＡ
軸）→２Ｗ（ｓ） ＋３ ３ ｉ Ｆ４（ｇ） ＋６
Ｈｚ （ｇ） ”・（２）ここで、（ｇ）及び（ｓ）は
それぞれ、気相及び固相状態を示す。
弗化タングステン（ＷＦ＆）の水素（Ｈ，）還元法及び
シラン（ＳｉＨ４）還元法があり、その還元反応式を（
１）及び（２）式にそれぞれ示す。 ＷＦｈ （ｇ）
＋３ Ｈｚ （ｇ） →Ｗ（ｓ） ＋６ ＨＦ（ｇ）
”｛１）２ＷＦ＆ （ｇ） ＋ ３ Ｓ ｉ ＨＡ
軸）→２Ｗ（ｓ） ＋３ ３ ｉ Ｆ４（ｇ） ＋６
Ｈｚ （ｇ） ”・（２）ここで、（ｇ）及び（ｓ）は
それぞれ、気相及び固相状態を示す。
またＣＶＤ法を用いて形成するタングステン薄膜は、そ
の選択堆積性から知られている様に、シリコン酸化膜等
の眉間絶縁膜には密着しないので、密着層としては、拡
散防止層としても用いられる窒化￥タン（Ｔｉ．Ｎ）層
を用いている。
の選択堆積性から知られている様に、シリコン酸化膜等
の眉間絶縁膜には密着しないので、密着層としては、拡
散防止層としても用いられる窒化￥タン（Ｔｉ．Ｎ）層
を用いている。
従来のＣＶＤ法を用いてタングステン薄膜を形成する場
合、六弗化タングステンの水素還元法では薄膜の堆積速
度が遅く、さらに膜厚の均一性が悪いなどの問題点があ
った．また、シラン還元法では接合リーク電流が大きい
などの問題点があった。
合、六弗化タングステンの水素還元法では薄膜の堆積速
度が遅く、さらに膜厚の均一性が悪いなどの問題点があ
った．また、シラン還元法では接合リーク電流が大きい
などの問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、薄膜の堆積速度が速く、膜厚の均一性が良く
、さらに、接合リーク電流が少ないタングステン薄膜を
形成することのできる半導体装置の薄膜形成方法を得る
ことを目的とする。
たもので、薄膜の堆積速度が速く、膜厚の均一性が良く
、さらに、接合リーク電流が少ないタングステン薄膜を
形成することのできる半導体装置の薄膜形成方法を得る
ことを目的とする。
この発明にかかる半導体装置の薄膜形成方法は、タング
ステン薄膜を形成する前に、六弗化タングステンガス（
ＷＦ．）のみを導入した（以下これを第１ステップと言
う）後、シラン還元法を用いてタングステン薄膜を形成
するようにしたものである。
ステン薄膜を形成する前に、六弗化タングステンガス（
ＷＦ．）のみを導入した（以下これを第１ステップと言
う）後、シラン還元法を用いてタングステン薄膜を形成
するようにしたものである。
この発明においては、タングステン薄膜を形成する際、
第１ステップで六弗化タングステンガスのみを導入し、
その後シラン還元法を用いてタングステン薄膜を形成す
ることにより、高速度の薄膜堆積を行うことができ、し
かも膜厚の均一性が良《、接合リークｔ流も少ない。
第１ステップで六弗化タングステンガスのみを導入し、
その後シラン還元法を用いてタングステン薄膜を形成す
ることにより、高速度の薄膜堆積を行うことができ、し
かも膜厚の均一性が良《、接合リークｔ流も少ない。
以下本発明の一実施例を図について説明する。
第１図は本発明の一実施例により窒化チタン上にタング
ステン薄膜を形成した時の、タングステン膜厚と形成時
間の関係を第１ステップの有無について示したものであ
る．第１図の第１ステップを行ったもの（ｗｉｔｈ １
ｓｔ Ｓｔｅｐ）では、圧力０． ２ＴｏｒｒにてＷ
Ｆ ＆ガスを３ ０ ０ｓｅｃｍ， Ａ ｒガスを５
００ｓｅｃ＋ｓのレートで１２０秒間流し、その後同じ
く圧力Ｑ ， ２Ｔｏｒｒにてタングステンの堆積を
、ＷＦ６ガスを１ ５ ０ｓｃｃｎ＋， Ｓ ｉ Ｈａ
ガスを５ ０ ｓｅｃｍ，Ｈ２ガスを１ ５ ５ ０ｓ
ｅｃｍ， Ａ ｒガスを５ ５ ０ｓｅｃｍのレー１・
で流すことによって行った。第１ステップを行わなかっ
たもの（ｗｉｔｈｏｕｔ １ｓｔ Ｓｔｅｐ）では単に
タングステンの堆積を上記の条件で行った。
ステン薄膜を形成した時の、タングステン膜厚と形成時
間の関係を第１ステップの有無について示したものであ
る．第１図の第１ステップを行ったもの（ｗｉｔｈ １
ｓｔ Ｓｔｅｐ）では、圧力０． ２ＴｏｒｒにてＷ
Ｆ ＆ガスを３ ０ ０ｓｅｃｍ， Ａ ｒガスを５
００ｓｅｃ＋ｓのレートで１２０秒間流し、その後同じ
く圧力Ｑ ， ２Ｔｏｒｒにてタングステンの堆積を
、ＷＦ６ガスを１ ５ ０ｓｃｃｎ＋， Ｓ ｉ Ｈａ
ガスを５ ０ ｓｅｃｍ，Ｈ２ガスを１ ５ ５ ０ｓ
ｅｃｍ， Ａ ｒガスを５ ５ ０ｓｅｃｍのレー１・
で流すことによって行った。第１ステップを行わなかっ
たもの（ｗｉｔｈｏｕｔ １ｓｔ Ｓｔｅｐ）では単に
タングステンの堆積を上記の条件で行った。
このとき第１ステップを行ったもの（ｗｉｔｈ １ｓｔ
Ｓｔｅｐ）では、タングステン薄膜の膜厚分布は±１０
％以内であったのに対し、第１ステップを行わなかった
もの（ｗｉｔｈｏｕｔ １ｓｔ Ｓｔｅｐ）では、膜厚
分布は±５０％以上で、この傾向は、膜厚が薄い程より
顕著であった。
Ｓｔｅｐ）では、タングステン薄膜の膜厚分布は±１０
％以内であったのに対し、第１ステップを行わなかった
もの（ｗｉｔｈｏｕｔ １ｓｔ Ｓｔｅｐ）では、膜厚
分布は±５０％以上で、この傾向は、膜厚が薄い程より
顕著であった。
また、第１図において、第１ステップを行わなかったも
の（ｗｊｔｈｏｕｔ １ｓｔ Ｓｔｅｐ）ではタングス
テン薄膜形成前に誘導期Ａ，Ｂ（反応ガスを導入しても
薄膜堆積が起こらない時間）が存在しているが、これは
ＣＶＤによる薄膜堆積を可能とする膜の核となるものが
できるために要する時間であると考えられる． 第２図は本発明の一実施例によりｐｎ接合上に窒化チタ
ンを介してタングステン薄膜を形成した時の、逆バイア
ス＋５■での接合リーク電流を第１ステップの時間に対
して示したものである。接合は、第２図中の模式断面図
に示すように、Ｐ型基板（ Ｐ −ｓｕｂ． ）に５
０ ０ ｎｍのフィールド酸化膜（ＳｔＯｚ）を形成し
た後、砒素を５０ｋｅＶ、４．ＯＸＩ Ｏ”ｃｍ−”注
入し、Ｆ．Ａ， （Ｆｕｒｎａｃｅ＾ｎｎｅａｌ，横
型炉による熱処理）を９００゜ｃ，Ｎｚ．２０分の条件
で行い活性化することによりｎ″層を形成して作製した
。ここで接合面積は３μｍ平方である。
の（ｗｊｔｈｏｕｔ １ｓｔ Ｓｔｅｐ）ではタングス
テン薄膜形成前に誘導期Ａ，Ｂ（反応ガスを導入しても
薄膜堆積が起こらない時間）が存在しているが、これは
ＣＶＤによる薄膜堆積を可能とする膜の核となるものが
できるために要する時間であると考えられる． 第２図は本発明の一実施例によりｐｎ接合上に窒化チタ
ンを介してタングステン薄膜を形成した時の、逆バイア
ス＋５■での接合リーク電流を第１ステップの時間に対
して示したものである。接合は、第２図中の模式断面図
に示すように、Ｐ型基板（ Ｐ −ｓｕｂ． ）に５
０ ０ ｎｍのフィールド酸化膜（ＳｔＯｚ）を形成し
た後、砒素を５０ｋｅＶ、４．ＯＸＩ Ｏ”ｃｍ−”注
入し、Ｆ．Ａ， （Ｆｕｒｎａｃｅ＾ｎｎｅａｌ，横
型炉による熱処理）を９００゜ｃ，Ｎｚ．２０分の条件
で行い活性化することによりｎ″層を形成して作製した
。ここで接合面積は３μｍ平方である。
またバリアメタルとしては、上記のものの上にスパッタ
リングによりＴｔを形成し、さらに反応性スバッタによ
りＴｉＮを形成し、熱処理を行って下側のＴｉを基板Ｓ
ｉと反応させてＴｉｌｔ．を形成することにより、窒化
チタン／チタンシリサイド（Ｔ ｉＮ／Ｔ ｉ Ｓ ｉ
ｔ ） ２層膜を用いた。
リングによりＴｔを形成し、さらに反応性スバッタによ
りＴｉＮを形成し、熱処理を行って下側のＴｉを基板Ｓ
ｉと反応させてＴｉｌｔ．を形成することにより、窒化
チタン／チタンシリサイド（Ｔ ｉＮ／Ｔ ｉ Ｓ ｉ
ｔ ） ２層膜を用いた。
この際フィールド酸化膜（Ｓｉｎｇ）上にはＳｉは供給
されないので、Ｔｉｌｔアは形成されない。
されないので、Ｔｉｌｔアは形成されない。
つまりフィールド酸化膜上には密着層としての、かつ拡
散防止膜として働く窒化チタン（ＴｉＮ）層のみが存在
する。
散防止膜として働く窒化チタン（ＴｉＮ）層のみが存在
する。
またタングステン薄膜は、これをパターニングした後、
Ｆ，Ａ，４５０゜Ｃ，Ｈ２，３０分の熱処理，いわゆる
水素シンターを施したものである。
Ｆ，Ａ，４５０゜Ｃ，Ｈ２，３０分の熱処理，いわゆる
水素シンターを施したものである。
第２図によれば、第１ステップを行わなかったもの（１
ｓｔステップ時間０秒）では、接合リーク電流が多く、
分布もブロードで接合が破壊されていることが明らかで
ある。しかし、第１ステップを６０秒以上行えば、行わ
なかったものに比べリーク電流は数桁以上に少なく、分
布も収束していることがわかる。
ｓｔステップ時間０秒）では、接合リーク電流が多く、
分布もブロードで接合が破壊されていることが明らかで
ある。しかし、第１ステップを６０秒以上行えば、行わ
なかったものに比べリーク電流は数桁以上に少なく、分
布も収束していることがわかる。
以上のように、この発明にかかる半導体装置の薄膜形成
方法によれば、タングステン薄膜を形成する前に六弗化
タングステンガスのみを導入した後、シラン還元法を用
いてタングステン薄膜を形成するようにしたので、膜厚
の均一性が良く、接合リーク電流が少なく、高速度の薄
膜堆積が行うことができる効果がある。
方法によれば、タングステン薄膜を形成する前に六弗化
タングステンガスのみを導入した後、シラン還元法を用
いてタングステン薄膜を形成するようにしたので、膜厚
の均一性が良く、接合リーク電流が少なく、高速度の薄
膜堆積が行うことができる効果がある。
第１図はこの発明の一実施例により窒化チタン上にシラ
ン還元法を用いてタングステン薄膜を形成した時のタン
グステン膜厚と形成時間の関係を第１ステップの有無に
ついて示した図、第２図はこの発明の一実施例によりｐ
ｎ接合上に窒化チタンを介してタングステン薄膜を形成
した時の、逆バイアス５■での接合リーク電流を第１ス
テップ時間に対して示した図である。
ン還元法を用いてタングステン薄膜を形成した時のタン
グステン膜厚と形成時間の関係を第１ステップの有無に
ついて示した図、第２図はこの発明の一実施例によりｐ
ｎ接合上に窒化チタンを介してタングステン薄膜を形成
した時の、逆バイアス５■での接合リーク電流を第１ス
テップ時間に対して示した図である。
Claims (1)
- （１）拡散防止膜上にＣＶＤ法を用いてタングステン薄
膜を形成する方法において、 六弗化タングステンガスのみを導入する工程と、六弗化
タングステンのシラン還元法を用いてタングステン薄膜
を形成する工程とを有することを特徴とする半導体装置
の薄膜形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1058769A JP2768967B2 (ja) | 1989-03-10 | 1989-03-10 | 半導体装置の薄膜形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1058769A JP2768967B2 (ja) | 1989-03-10 | 1989-03-10 | 半導体装置の薄膜形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02237116A true JPH02237116A (ja) | 1990-09-19 |
| JP2768967B2 JP2768967B2 (ja) | 1998-06-25 |
Family
ID=13093756
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1058769A Expired - Lifetime JP2768967B2 (ja) | 1989-03-10 | 1989-03-10 | 半導体装置の薄膜形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2768967B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017186595A (ja) * | 2016-04-04 | 2017-10-12 | 東京エレクトロン株式会社 | タングステン膜の成膜方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63118068A (ja) * | 1986-11-07 | 1988-05-23 | Hitachi Ltd | 金属薄膜選択成長方法 |
| JPS63250463A (ja) * | 1987-04-08 | 1988-10-18 | Ulvac Corp | 金属薄膜形成方法 |
| JPS6421075A (en) * | 1987-07-17 | 1989-01-24 | Anelva Corp | Vapor growth method and device under reduced pressure |
-
1989
- 1989-03-10 JP JP1058769A patent/JP2768967B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63118068A (ja) * | 1986-11-07 | 1988-05-23 | Hitachi Ltd | 金属薄膜選択成長方法 |
| JPS63250463A (ja) * | 1987-04-08 | 1988-10-18 | Ulvac Corp | 金属薄膜形成方法 |
| JPS6421075A (en) * | 1987-07-17 | 1989-01-24 | Anelva Corp | Vapor growth method and device under reduced pressure |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017186595A (ja) * | 2016-04-04 | 2017-10-12 | 東京エレクトロン株式会社 | タングステン膜の成膜方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2768967B2 (ja) | 1998-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5242860A (en) | Method for the formation of tin barrier layer with preferential (111) crystallographic orientation | |
| JPS6039866A (ja) | 集積半導体回路 | |
| US5494860A (en) | Two step annealing process for decreasing contact resistance | |
| JP2000306997A (ja) | バリアメタル層を有する半導体装置及びその製造方法 | |
| JP2800788B2 (ja) | 半導体装置の製造方法 | |
| JP3911643B2 (ja) | 埋め込み導電層の形成方法 | |
| JP3304807B2 (ja) | 銅薄膜の成膜方法 | |
| JPH02237116A (ja) | 半導体装置の薄膜形成方法 | |
| JPH06204170A (ja) | 半導体装置およびその製造方法 | |
| JPH05152248A (ja) | アルミニウム系配線材料の埋込み方法 | |
| JP3246046B2 (ja) | 高融点金属膜の堆積方法 | |
| JPH0888224A (ja) | 半導体装置およびその製造方法 | |
| JP2751606B2 (ja) | 配線の形成方法 | |
| KR100477813B1 (ko) | 반도체장치의텅스텐금속배선형성방법 | |
| JPH021910A (ja) | 選択的なタングステン堆積を使用する半導体集積回路の製作方法 | |
| JP3119505B2 (ja) | 半導体装置 | |
| JPH0425159A (ja) | 電極配線の形成方法 | |
| JPH01270333A (ja) | 半導体装置の製造方法 | |
| JP2702293B2 (ja) | 半導体装置の製造方法 | |
| JPH01309356A (ja) | 半導体装置の配線構造およびその形成方法 | |
| JPS61248447A (ja) | 配線層の形成方法 | |
| JPH04290425A (ja) | 耐熱性配線の形成方法 | |
| JPH0493020A (ja) | 半導体装置の製造方法 | |
| JPH0485824A (ja) | タングステン薄膜の形成方法並びに半導体装置の製造方法 | |
| JPH01304728A (ja) | 半導体装置の製造方法 |