JPH02237133A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH02237133A JPH02237133A JP1058819A JP5881989A JPH02237133A JP H02237133 A JPH02237133 A JP H02237133A JP 1058819 A JP1058819 A JP 1058819A JP 5881989 A JP5881989 A JP 5881989A JP H02237133 A JPH02237133 A JP H02237133A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- mask
- epitaxial layer
- oxide film
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
Abstract
Description
【発明の詳細な説明】
(イ)産業上の利用分野
本発明は、同一・チップ内で素子の用途に応1じエピタ
キシャル層厚を変えた構造をもつ半導体装置の製造方法
に関するものである。DETAILED DESCRIPTION OF THE INVENTION (a) Field of Industrial Application The present invention relates to a method of manufacturing a semiconductor device having a structure in which the epitaxial layer thickness is varied within the same chip depending on the use of the device.
(口)従来の技術
従来、高耐圧素子と低耐圧素子とを一つの半導体基板に
形成する場合、高耐圧素子形成部のエピタキシャル層は
その特性を満たすため耐圧に応じて厚膜化する必要があ
り、低耐圧素子の高速化等の妨げとなっていた。そのた
め、高耐圧素子形成郎のみに厚いエビタキンヤル層を形
成する方法として高耐圧素子形成部下の半導体基板をエ
ッチングする方法が用いられ、−例としてエッチングさ
れた半導体基板の開口部にエピタキシャル層を成長させ
、その後全面にエピタキシャル暦を成長させることによ
り膜厚の異なるエピタキシャル層を形成するようにして
いた。(Example) Conventional technology Conventionally, when a high-voltage element and a low-voltage element are formed on one semiconductor substrate, the epitaxial layer in the high-voltage element forming area needs to be thickened according to the breakdown voltage in order to satisfy the characteristics. This has hindered the speeding up of low voltage devices. Therefore, as a method of forming a thick epitaxial layer only in the area where the high voltage withstand voltage element is formed, a method is used in which the semiconductor substrate under the formation of the high voltage withstand voltage element is etched. Then, epitaxial layers with different thicknesses were formed by growing epitaxial layers over the entire surface.
(ハ)発明が解決しようとする課ヱ
上述のように膜厚の異なるエピタキシャル層を形成する
ために、半導体基板をエッチングし、その開口部の表面
に高濃度不純物層を形成した後開口部にエピタキシャル
層を成長さけて開口部を埋め、更に低耐圧素子形成郎下
の高濃度不純物石を形成した後エピタキシャル層を成長
させる方法は、工程が複誰である。(c) Problems to be solved by the invention In order to form epitaxial layers with different thicknesses as described above, a semiconductor substrate is etched, a highly concentrated impurity layer is formed on the surface of the opening, and then a high concentration impurity layer is formed on the surface of the opening. The method of growing an epitaxial layer after filling the opening without growing an epitaxial layer and forming a highly concentrated impurity stone for forming a low breakdown voltage element requires multiple steps.
また、半導体基板をエッチングした後、高耐圧素子形成
部下と低耐圧素子形成部下の両方に高濃度不純物層を形
成しておき、その上にエピタキシャル層を成長さ仕た後
エピタキシャル層表面を平坦化して膜厚の異なるエピタ
キシャル層を形成する方法もあるか、半導体基板にエッ
チング部分の段差があることから、高aK不純物層を選
択的に形成するためのフォトリソグラフィー工程でフォ
トレジストを均一に塗布することが難しく、またフォト
レジストを基板表面に均一に塗布できたとしても数十ミ
クロンもの段差を有する基板表面を正確に露光すること
は困難である。In addition, after etching the semiconductor substrate, a high concentration impurity layer is formed both under the formation of the high-voltage element and under the formation of the low-voltage element, and after growing an epitaxial layer on it, the surface of the epitaxial layer is flattened. There is also a method of forming epitaxial layers with different thicknesses, or because there are steps in the etched area of the semiconductor substrate, a photoresist can be uniformly applied using a photolithography process to selectively form a high aK impurity layer. Furthermore, even if the photoresist can be uniformly applied to the substrate surface, it is difficult to accurately expose the substrate surface having a step difference of several tens of microns.
(二)課題を解決するための手段および作用この発明は
、一導電型の半導体基板上に膜厚の異なるエビタキンヤ
ル層を形成してなる半導体装置の製造方法において、
上記半導体基板上にシリコン酸化膜を形成し、高濃度不
純物層が形成される領域上の該シリコン酸化膜を除去す
る工程と、
上記半導体基板と残存する上記シリコン酸化膜を覆って
シリコン窒化膜を形成し、厚いエピタキシャル層を形成
する領域上の該シリコン窒化膜を除去し、残存する上記
シリコン窒化膜をマスクとして上記半導体基板をエッチ
ングして開口部を形成する工程と、
上記シリコン窒化膜を除去した後、上記残存するシリコ
ン酸化膜をマスクとして上記開口部を含む半導体基坂上
に高濃度不純物層を形成する工程と、
上記残存するシリコン酸化膜を除去した後、上記半導体
基板上にエビクキシャル層を成長させ、該エピタキシャ
ル層表面を平坦化処理することによって膜厚の異なるエ
ピタキシャル層を形成する工陛とからなることを特徴と
する半導体装置の製造方法を提供するものである。(2) Means and Effects for Solving the Problems The present invention provides a method for manufacturing a semiconductor device in which epitaaxial layers having different thicknesses are formed on a semiconductor substrate of one conductivity type, and a silicon oxide film is formed on the semiconductor substrate. forming a silicon nitride film covering the semiconductor substrate and the remaining silicon oxide film to form a thick epitaxial layer. removing the silicon nitride film on the area to be removed and etching the semiconductor substrate using the remaining silicon nitride film as a mask to form an opening; A step of forming a highly concentrated impurity layer on the semiconductor substrate including the opening using the film as a mask, and after removing the remaining silicon oxide film, growing an epitaxial layer on the semiconductor substrate, and forming an epitaxial layer on the surface of the epitaxial layer. The present invention provides a method for manufacturing a semiconductor device, comprising a step of forming epitaxial layers having different thicknesses by planarization treatment.
すなわち、この発明は、半導体基板を選択的にエッチン
グして開口部を形成すると共に、少なくともその開口部
に高a度の不純物層を形成するに際して、高濃度不純物
層形成用のマスクを形成した後、さらにこのマスクを直
下に含む開口部形成用のマスクを形成し、それによって
半導体基板上に膜厚の異なるエピタキシャル層を形成す
るようにしたので、開口部形成後にそのマスクを除去す
るだけで高濃度不純物層をイオン注入等の方法にて簡単
に形成できるととらに、高濃度不純物層を選択的に形成
するためのべターニングを半導体基板のエッチング後に
おこなう必要はなくなる。That is, the present invention selectively etches a semiconductor substrate to form an opening, and when forming a high a degree impurity layer at least in the opening, after forming a mask for forming the high concentration impurity layer. In addition, we formed a mask for forming openings directly below this mask, and used this to form epitaxial layers with different thicknesses on the semiconductor substrate, so we could easily remove the mask after forming the openings. In addition to being able to easily form the high concentration impurity layer by a method such as ion implantation, it is no longer necessary to perform patterning after etching the semiconductor substrate to selectively form the high concentration impurity layer.
(ホ)実施例 以下図に示す実施例に基づいて、この発明を詳述する。(e) Examples The present invention will be described in detail below based on embodiments shown in the figures.
なお、これによってこの発明は限定を受けるものではな
い。Note that this invention is not limited by this.
第2図において、半導体装置は、厚いエピタキシャル暦
3aを何する高耐圧素子領域(以下、第1領域という)
Fに逆台形状の開口部1aを有し、第1領域以外の表面
に平坦部1bを有するP型シリコン基板lと、開口部1
aに沿って配設されたN゜埋込み層2aと、平坦部lb
上の浅いエピタキシャル層3bを有する低耐圧素子領域
(以下、第2領域という)Sに選択的に配設されたN゛
埋込み層2bと、基板l上に開口部1aのN゛埋込み層
2aを介して配設されたエピタキシャル層3λと、平坦
部1bのN゜埋込み層2bを介して配設され、エピタキ
シャル層3aよりも浅い層厚のエピタキシャル層3bと
、第1領域F上に配設された高耐圧素子郎20と、第2
領域S上に配設された低耐圧素子部21とから主として
なる。In FIG. 2, the semiconductor device has a high breakdown voltage element region (hereinafter referred to as a first region) that has a thick epitaxial layer 3a.
A P-type silicon substrate l having an inverted trapezoidal opening 1a on F and a flat portion 1b on the surface other than the first region;
N° buried layer 2a arranged along a and flat part lb
A N buried layer 2b is selectively provided in a low breakdown voltage device region (hereinafter referred to as a second region) S having a shallow epitaxial layer 3b thereon, and a N buried layer 2a in an opening 1a is formed on the substrate l. an epitaxial layer 3b disposed through the N° buried layer 2b of the flat portion 1b and having a shallower layer thickness than the epitaxial layer 3a; high-voltage element 20 and the second
It mainly consists of a low breakdown voltage element section 21 disposed on the region S.
更に、両素子部20および2lは、それぞれエピタキシ
ャル層3aおよび3b表面にP−ウエル層6とN−ウエ
ル層7を育し、これらウエル層上に絶縁膜を介して多結
晶シリコンからなるゲート電極8を有する。また、9は
N゜ソース/ドレイン暦、IOはP゜ソース/ドレイン
層であり、第1および第2@域間におけるエピタキシャ
ル層3bを貫通してP゛アイソレーション/!!4を有
する。Further, in both element parts 20 and 2l, a P-well layer 6 and an N-well layer 7 are grown on the surfaces of epitaxial layers 3a and 3b, respectively, and a gate electrode made of polycrystalline silicon is formed on these well layers via an insulating film. It has 8. Further, 9 is an N° source/drain layer, IO is a P° source/drain layer, which penetrates the epitaxial layer 3b between the first and second @ regions to provide P′ isolation/! ! It has 4.
そして、11は眉間絶縁膜であり、l2は電極メタルで
、この電極メタルl2と開口部1aのN゛埋込み層2f
LはN゜ドレイン層5を介して結合される。11 is an insulating film between the eyebrows, l2 is an electrode metal, and this electrode metal l2 and the N buried layer 2f of the opening 1a.
L is coupled through the N° drain layer 5.
以下、第1図を用いて製造方法について説明する。The manufacturing method will be described below with reference to FIG.
まず、第1図(a)に示すように、シリコン基板l上に
、その表面を酸化して全面にシリコン酸化膜l6、フォ
トレジスト膜(図示せず)を積層した後、所定パターン
を有するマスク(図示せず)を用いて、第1領域Fと第
2領域Sとの間および第2領域内の所定領域の酸化膜+
6a、フォトレノスト膜のみを残存するように酸化膜l
6をエッチングし、更に残存するフォトレジスト膜を除
去し、第1領域と第2領域の間および第2領域内所定領
域に酸化膜16aを有する基板1を作成する。First, as shown in FIG. 1(a), a silicon oxide film 16 and a photoresist film (not shown) are laminated on the entire surface of a silicon substrate 1 by oxidizing its surface, and then a mask having a predetermined pattern is formed. (not shown) in a predetermined region between the first region F and second region S and within the second region +
6a, remove the oxide film so that only the photorenost film remains
6 is etched, and the remaining photoresist film is removed to form a substrate 1 having an oxide film 16a between the first region and the second region and in predetermined regions within the second region.
次に、第1図(b)に示すように、基板1の全面にシリ
コン窒化[17、フォトレジスト@l8を積層した後、
所定パターンを有するマスクを用いて、第1領域F上の
フォトレジスト膜を除去し、これをマスクとしてシリコ
ン窒化膜をエッチングする[第1図(c)参照〕。更に
残存するフォトレジスト膜18aを除去し、第1領域F
以外に窒化膜17aを有する基板lを作成する。続いて
、シリコン冨化膜17aをマスクとして、基板1をKO
H等により異方性エッヂングを行い、第1領域に20μ
程度の深さの逆台形状の開口部1aを有ずる基板lを作
成する[第!図(d)参照]。その後、シリコン窒化膜
17aを除去し、残存する酸化膜16ユをマスクとして
、イオン注入を行って、第11域および第2領域内所定
領域にそれぞれN0埋込み層22Lおよび2bを有する
基板lを作成する[第1図(e)参照]。そして、シリ
コン酸化膜16aを除去し、エピタキシャル成長さ仕て
エピタキシャル層3を形成し、エピタキシャル層3の表
面を研磨し平坦化して表面が平坦化した基itを作成す
る〔第1図(「)参照コ。次いで、常法により第2図に
示すように第1領域および第2領域上にそれぞれエピタ
キシャル層3aおよび3bを介して高耐圧素子20と低
耐圧素子21をそれぞれ形成する。Next, as shown in FIG. 1(b), after laminating silicon nitride [17 and photoresist @l8] on the entire surface of the substrate 1,
The photoresist film on the first region F is removed using a mask having a predetermined pattern, and the silicon nitride film is etched using this as a mask [see FIG. 1(c)]. Furthermore, the remaining photoresist film 18a is removed, and the first region F
In addition, a substrate l having a nitride film 17a is created. Subsequently, using the silicon enriched film 17a as a mask, the substrate 1 is subjected to KO treatment.
Perform anisotropic etching using H etc., and add 20μ to the first region.
A substrate l having an inverted trapezoidal opening 1a with a depth of about See figure (d)]. Thereafter, the silicon nitride film 17a is removed, and ions are implanted using the remaining oxide film 16 as a mask to create a substrate 1 having N0 buried layers 22L and 2b in the 11th region and predetermined regions in the second region, respectively. [See Figure 1(e)]. Then, the silicon oxide film 16a is removed, an epitaxial layer 3 is formed by epitaxial growth, and the surface of the epitaxial layer 3 is polished and planarized to create a substrate with a planarized surface [see FIG. E. Next, as shown in FIG. 2, a high breakdown voltage element 20 and a low breakdown voltage element 21 are formed on the first region and the second region via epitaxial layers 3a and 3b, respectively, by a conventional method.
以後、周知の技術により第2図に示す素子構造を得る。Thereafter, the device structure shown in FIG. 2 is obtained using a well-known technique.
このようにして、高耐圧素子部20をエビタキノヤル層
厚の深い第I領域F上に形成できるととらに、低耐圧素
子郎2lをエピタキシャル層厚の浅い第2領域S上に形
成できる。In this way, the high breakdown voltage element section 20 can be formed on the first region F with a deep epitaxial layer thickness, and the low breakdown voltage element section 2l can be formed on the second region S with a shallow epitaxial layer thickness.
このように本実施例では、シリコン基板lを選択的にエ
ッチングして開口部1aを形成する府に、シリコン酸化
ffll6のバターニングを行うとともに、バターニン
グされたシリコン酸化膜t6aを覆ってシリコン窒化膜
l7を堆積し、続いてシリコン窒化膜17をパターニン
グしてこれをマスクに基板lを異方性エッチングするよ
うにしたので、基板のエッチング後にN゜埋込み層を選
択的に形成するフォト工程の必要はなくなり、酸化膜1
6aをマスクにしてN゜埋込み層の形成をイオン注入等
の方法にて簡単に行うことができ、エッチング後に基板
表面をバクーニングする上記フォト工程を省略できる。As described above, in this embodiment, silicon oxide ffll6 is buttered in the area where the silicon substrate l is selectively etched to form the opening 1a, and silicon nitride is deposited covering the buttered silicon oxide film t6a. The film 17 is deposited, and then the silicon nitride film 17 is patterned, and the substrate 1 is anisotropically etched using this as a mask, so that the photo process for selectively forming the N° buried layer after etching the substrate is performed. No longer needed, oxide film 1
Using 6a as a mask, the N° buried layer can be easily formed by a method such as ion implantation, and the photo step of vacuuming the substrate surface after etching can be omitted.
第3図は高耐圧素子部、低耐圧素子部の構造が異なる装
置を示す。FIG. 3 shows a device in which the structures of the high voltage element section and the low voltage element section are different.
第3図において、13はNPN トランジスタの外部ベ
ース層、l4はその内部ベース層、15はエミブタ層で
あり、上記実施例で得られた素子と同様に、高耐圧素子
部20aはエピタキシャル層厚の厚いFJ3aの上方に
、低耐圧素子郎2+aは薄い層3bの上方にそれぞれ配
設されている。In FIG. 3, 13 is the external base layer of the NPN transistor, 14 is the internal base layer thereof, and 15 is the emitter layer.Similar to the device obtained in the above embodiment, the high breakdown voltage device section 20a has an epitaxial layer thickness. The low breakdown voltage element 2+a is arranged above the thick FJ 3a, and the low breakdown voltage element 2+a is arranged above the thin layer 3b.
(へ)発明の効果
この発明によれば半導体iIffを選択的にエッチング
して開口部を形成すると共に、少なくともその開口部に
高濃度の不純物層を形成するに際して、高濃度不純物層
形成用のマスクを形成した後、さらに、このマスクを直
下に含む開口部形成用のマスクを形成し、それによって
半導体基板上に膜厚の異なるエピタキシャル層を形成す
るようにしたので、開口部形成後にそのマスクを除去す
るだけで高浪度不純物層をイオン注入等の方法にて簡単
に形成できるとともに、高濃度不純物層形成用のマスク
を半導体基板のエッチング後にフォトリソグラフィ工程
で形成する必要はなくなり、工程を簡略化できるととも
に、信頼性を向上できる効果がある。(F) Effects of the Invention According to the present invention, when selectively etching the semiconductor iIff to form an opening and forming a high concentration impurity layer at least in the opening, a mask for forming the high concentration impurity layer is used. After forming the mask, a mask for forming an opening was formed directly below the mask, and epitaxial layers with different thicknesses were formed on the semiconductor substrate. A high-concentration impurity layer can be easily formed by ion implantation or other methods by simply removing it, and there is no need to form a mask for forming a high-concentration impurity layer in a photolithography process after etching the semiconductor substrate, simplifying the process. This has the effect of improving reliability.
第1図はこの発明の一実施例を示す製造工程説明図、第
2図および第3図は上記実施例により得られた素子の構
成説明図である。
2 1 .
&・・・・・・低耐圧素子郎、
F・・・・・・第1領域、S・・・・・・第2領域。
・・・・・・P型半導体基板、
a・・・・・・開口部、1b・・・・・・基板の表面平
坦部、λ,2b・・・・・・N゛埋込み層、FIG. 1 is a manufacturing process explanatory diagram showing one embodiment of the present invention, and FIGS. 2 and 3 are diagrams explanatory of the structure of an element obtained by the above embodiment. 2 1. &...Low breakdown voltage element, F...First region, S...Second region. ......P-type semiconductor substrate, a...opening, 1b...flat surface of substrate, λ, 2b...N゛buried layer,
Claims (1)
ャル層を形成してなる半導体装置の製造方法において、 上記半導体基板上にシリコン酸化膜を形成し、高濃度不
純物層が形成される領域上の該シリコン酸化膜を除去す
る工程と、 上記半導体基板と残存する上記シリコン酸化膜を覆って
シリコン窒化膜を形成し、厚いエピタキシャル層を形成
する領域上の該シリコン窒化膜を除去し、残存する上記
シリコン窒化膜をマスクとして上記半導体基板をエッチ
ングして開口部を形成する工程と、 上記シリコン窒化膜を除去した後、上記残存するシリコ
ン酸化膜をマスクとして上記開口部を含む半導体基板上
に高濃度不純物層を形成する工程と、 上記残存するシリコン酸化膜を除去した後、上記半導体
基板上にエピタキシャル層を成長させ、該エピタキシャ
ル層表面を平坦化処理することによって膜厚の異なるエ
ピタキシャル層を形成する工程とからなることを特徴と
する半導体装置の製造方法。[Claims] 1. A method for manufacturing a semiconductor device in which epitaxial layers having different thicknesses are formed on a semiconductor substrate of one conductivity type, wherein a silicon oxide film is formed on the semiconductor substrate, and a highly concentrated impurity layer is formed on the semiconductor substrate. forming a silicon nitride film covering the semiconductor substrate and the remaining silicon oxide film, and forming the silicon nitride film on the region where a thick epitaxial layer is to be formed; and etching the semiconductor substrate using the remaining silicon nitride film as a mask to form an opening; After removing the silicon nitride film, etching the opening using the remaining silicon oxide film as a mask. After removing the remaining silicon oxide film, an epitaxial layer is grown on the semiconductor substrate, and the surface of the epitaxial layer is planarized to increase the film thickness. 1. A method for manufacturing a semiconductor device, comprising the steps of: forming epitaxial layers having different values.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1058819A JPH02237133A (en) | 1989-03-10 | 1989-03-10 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1058819A JPH02237133A (en) | 1989-03-10 | 1989-03-10 | Manufacture of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02237133A true JPH02237133A (en) | 1990-09-19 |
Family
ID=13095233
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1058819A Pending JPH02237133A (en) | 1989-03-10 | 1989-03-10 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02237133A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012243784A (en) * | 2011-05-16 | 2012-12-10 | Lapis Semiconductor Co Ltd | Semiconductor device and manufacturing method of the same |
-
1989
- 1989-03-10 JP JP1058819A patent/JPH02237133A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012243784A (en) * | 2011-05-16 | 2012-12-10 | Lapis Semiconductor Co Ltd | Semiconductor device and manufacturing method of the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2128400A (en) | Isolation and wiring of a semiconductor integrated circuit device and method of manufacturing the same | |
| JPH0355984B2 (en) | ||
| JPS63284832A (en) | Self-alignment of trench isolation structure with implantation region | |
| JPH01140761A (en) | Semiconductor device | |
| US5300797A (en) | Coplanar twin-well integrated circuit structure | |
| JPH05198752A (en) | Mos device and manufacture of semiconductor structure with bipolar-device | |
| JPH02237133A (en) | Manufacture of semiconductor device | |
| US5086012A (en) | Method for forming a field oxide layer | |
| JPS5986265A (en) | Mos type semiconductor device | |
| JPH0864810A (en) | Method of manufacturing vertical MOS FET | |
| JP3360970B2 (en) | Method for manufacturing semiconductor device | |
| JPH0766283A (en) | Semiconductor device and manufacturing method thereof | |
| JPH07245294A (en) | Method for manufacturing semiconductor device | |
| JP2820465B2 (en) | Method for manufacturing semiconductor device | |
| JPH0661343A (en) | Manufacture of semiconductor device | |
| JP2757872B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH03166749A (en) | Manufacture of semiconductor device | |
| JPS62213258A (en) | Manufacture of semiconductor device | |
| JPH01223741A (en) | Semiconductor device and manufacture thereof | |
| JPS594048A (en) | Fabrication of semiconductor device | |
| JPS6392024A (en) | Manufacture of semiconductor device | |
| JPS639150A (en) | Manufacture of semiconductor device | |
| KR20020034561A (en) | Semiconductor device and fabricating method thereof | |
| JPS6092665A (en) | Manufacture of semiconductor device | |
| JPS62111461A (en) | Manufacture of semiconductor device |