JPH02237165A - 集積半導体装置 - Google Patents

集積半導体装置

Info

Publication number
JPH02237165A
JPH02237165A JP2012741A JP1274190A JPH02237165A JP H02237165 A JPH02237165 A JP H02237165A JP 2012741 A JP2012741 A JP 2012741A JP 1274190 A JP1274190 A JP 1274190A JP H02237165 A JPH02237165 A JP H02237165A
Authority
JP
Japan
Prior art keywords
gate
transistor
drain
semiconductor device
integrated semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012741A
Other languages
English (en)
Inventor
Etienne Delhaye
エティーヌ　デラーイ
Michel Wolny
ミシェル　ウォルニイ
Thierry Aguila
ティエリー　アグイラ
Ramesh Pyndiah
ラメッシュ　ピンデイア
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from FR8900809A external-priority patent/FR2642225A1/fr
Priority claimed from FR8900810A external-priority patent/FR2642226A1/fr
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of JPH02237165A publication Critical patent/JPH02237165A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B19/00—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source
    • H03B19/06—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source by means of discharge device or semiconductor device with more than two electrodes
    • H03B19/14—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source by means of discharge device or semiconductor device with more than two electrodes by means of a semiconductor device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/811—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using FETs as protective elements
    • H10D89/819—Bias arrangements for gate electrodes of FETs, e.g. RC networks or voltage partitioning circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H03K19/21—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical
    • H03K19/215—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical using field-effect transistors
    • H03K19/217—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical using field-effect transistors using Schottky type FET [MESFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0144—Manufacturing their gate insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/911—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using passive elements as protective elements

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は一定レベルにバイアスされた絶縁ゲート電界効
果トランジスタを具える集積半導体装置に関するもので
ある。
本発明装置は、例えば排他的ＮＯＲ回路、周波数二倍回
路、位相変調回路、Ｏ−１８０°移相器のようなデジタ
ル又はアナログ回路の製造に用いる。
（従来の技術） 絶縁ゲート電界効果トランジスタの特性は、刊行物″Ｉ
ＥＥＥエレクトロン　デバイス　レターズ”第ＥＤＬ−
７巻、第２号、１９８６年２月にミカエル　エフ　シュ
ール等が発表した論文“ニュー　ネガティブ　レジスタ
ンス　レジメ　オブ　ヘテロストラクチュア　インシュ
レーテッド　ゲート　トランジスタ　オペレーション”
から既知である。
この論文には、ＧａＡｓ−ＧａＡＩＡｓヘテロ構体を有
するＮ型導電チャネルと、高レベルに一定にバイアスさ
れた絶縁ゲートとを具える電界効果トランジスタに現わ
れる負性の差分ドレイン抵抗効果が記載されている。
このいわゆるＨＩＧＦＥＴ　トランジスタの構体は、半
絶縁ＧａＡｓ基板に設けられた厚さ０．５μｍの意図し
ないでドープされたＧａＡｓ層と、ＷＳ＋のゲート接点
を設けるゲート絶縁層として作用する意図しないでドー
プされたＧａＡＩＡｓ層とを具える。この場合ソース及
びドレイン領域は、Ｎ型領域に対してはＳｉイオンを局
部的に注入し、Ｐ型領域に対してはＭｇイオンを局部的
に注入してゲートの両側に画成する。これらの領域への
オーム接点は、゛これら領域がＮ型である場合にＡｕ−
Ｇｅ−Ｎｉの金属化によって形成する。この装置はプロ
トンの注入によって絶縁する。この場合のゲートは、そ
の長さを１．３μｍとすると共にその幅を１０μｍとす
る。
この装置において、高い値の固定ゲート−ソース電圧（
ほぼ３Ｖ）で、ドレイン−ソース電圧が０，８〜１．２
５Ｖ変化する際ドレイン−ソース電流が減少するように
なる。次いで同一の固定ゲート−ソース電圧で、ドレイ
ン−ソース電圧が１．２５Ｖから高い値に変化する際ド
レイン−ソース電流が増犬する。これがため、一定の高
ゲート−ソース電圧でドレイン−ソース電圧の関数とし
てのドレイン−ソース電流のこれら変化により飽和領域
に負性ドレイン抵抗が現われるようになる。この効果は
、ゲートにより捕捉されるチャネル内のキャリアの空間
伝達に起因する。
又、上記文献には、かかる負性ドレイン抵抗効果を適用
することは何ら記載されてはおらず、かかるトランジス
タを正確なバイアスを含む所定の状況のもとで使用する
際に他の興味ある効果、特に負性相互コンダクタンス効
果をも存在し得るようになることも何等示されてはいな
い。特に負性記載されてはいない。しかし、これは共振
ホット電子トランジスタと称されるバイポーラ量子は井
戸トランジスタの適用から既知である。
かかるトランジスタを適用することは、刊行物“ジャパ
ニーズ　ジャーナル　オブ　アプライドフィジックス”
第２４巻、第１１号、１９８５年１１月、第Ｌ８５３及
び第Ｌ８５４頁にナオアキ　ヨコヤマ等が発表した論文
“ア　ニュー　ファンクショナル　レゾナントー　トン
ネリング　ホット　エレクトロントランジスタ及びその
ヨーロッパ特許出願第０２２５６９８号明細書から既知
である。
後者の刊行物の１つにはベース及びエミツタ間に配設さ
れた量子井戸を有するパイポーラトランジスタが記載さ
れている。このいわゆる共振ホ・ソト電子トランジスタ
はコレクタ層と、コレクタ障壁層と、ベース接続を有す
るベース層と、各々が５０人（　５　ｎｍ）の厚さのＧ
ａＡ　ＩＡｓ／ＧａＡｓ層を交互に具える量子井戸の形
成に用いられる部分と、エミツタ接点を有するエミック
層とによって形成する。
この場合コレクタ接点はコレクタ層の背面に設ける。
ペース及びエミッタ間の量子井戸は夫々個別のキャリア
エネルギー準位を有する。この量子井戸のエネルギー準
位は、エミッターベースのバイアスを変化させることに
よりエミッタ材料の伝導帯の下側に等しくすることがで
きる。この方法によれば、ベースーエミッタ接合の電圧
の関数とじての電流特性は不連続ピークを呈する。
又、上記刊行物には排他的ＮＯＲゲート又は周波数逓倍
回路をかかるトランジスタにより形成し得ることが記載
されている。
（発明が解決しようとする課題） しかし、かかる回路を得るために用いられるこの種のト
ランジスタには以下に示す欠点がある。
○　量子井戸を得るに必要な厚さ５ｎｍの数個の層を集
積回路に製造するのは極めて困難である。
○　又、上記回路は７７゜Ｋの温度でのみ作動し、これ
は例えばテレビジョンの分野における大型の用途に対し
て大きな欠点となる。
Ｏ　更に、或る用途では電流ピークの前後で装置をバイ
アスすることによって周波数逓倍を行う。
この際電流ピークは不連続となるため、出力信号に急激
な変位が現われ、従って多くの高調波を含むスペクトル
が生じるようになる。従って純粋な信号を得る必要があ
る場合には、この信号を使用前にフィルタ処理する必要
がある（前記ジャパニーズ　ジャーナル　オブ　アプラ
イドフィジックス参照）。
〇　一般的には、個別のエネルギー準位によりベースー
エミッタ電圧の関数としてベース電流の特性に不連続性
が存在すると不安定となる。
本発明は上述した欠点を除去し得るように適切に構成配
置した上述した種類の集積半導体装置を提供することを
その目的とする。
（課題を解決するための手段） 本発明は、一定レベルにバイアスされた絶縁ゲート電界
効果トランジスタを有する集積半導体装置において、こ
のトランジスタは最大値を越える負性の相互コンダクタ
ンス領域を呈するゲート−ソース電圧の関数としてのド
レイン−ソース電流特性を有し、このドレイン−ソース
電流特性の両側の傾斜をほぼ対称として前記最大値に対
し対称をなすゲート−ソース電圧の２つの値をドレイン
−ソース電流の同一値にほぼ対応させ、前記トランジス
タは前記最大値を囲む前記特性の領域にその作動領域を
位置させるバイアス手段を具えることを特徴とする。
両側の傾斜がほぼ対称となる最大値を呈し、この最大値
を越える傾斜が負性相互コンダクタンス領域に相当する
絶縁ゲート電界効果トランジスタのこの相互コンダクタ
ンス効果は前記文献には記載されてはいない。
この最大値を中心として対称とする（第１導関を零とす
る）ことによって最大値の両側のゲート−ソース電圧の
２つの対称値に対し単一の電流値を得ることができる。
かかる効果を多《の用途に適用することによって、トラ
ンジスタを簡単に製造し、周囲温度での動作を可能とし
、出力信号を安定化し、回路自体を簡単化することがで
きる。
本発明装置の１例では、絶縁ゲート電界効果トランジス
タをバイアスする手段は、前記トランジスタのソースを
接地点に接続する直接接続部と、前記トランジスタのド
レインを負荷Ｒ＋を経て正の固定直流電源に接続する接
続部と、装置の出力信号が得られる前記トランジスタの
ドレイン及び負荷Ｒ１の共通ノード部と、前記ドレイン
−ソース電流の最大値を得るに好適な平均値を有する信
号に前記トランジスタのゲートを接続するゲート接続手
段とを具える。
回路が、実数の最大値（第１導関数が零に等しい）を中
心として作動すると共に前記ヨーロッパ特許出願の場合
のように不連続領域で作動しないため、全ての回路はそ
の安定性が高くなる。又、最大値に対し対称となるゲー
ト−ソース電圧の２つの値に対し、前記ヨーロッパ特許
出願の場合のように共振点の両側でのみ安定となる２つ
のべ一ス電流値の代りに単一値のドレイン−ソース電流
を得るため、本発明による効果を用いることにより種々
の用途でデジタル及びアナログ処理を行うことができる
。
（実施例） 図面につき本発明の実施例を説明する。
第１図は本発明を実施するに好適な構体を有するペテロ
接合絶縁ゲート電界効果トランジスタを示す。
第１図から明らかなように、このトランジスタは２元基
板１０と、２元バッファ層２と、意図しないでドープさ
れた２元層３により形成され、その上に意図しないでド
ープされた３元層４を設けたべテロ構体とを具える。又
、このトランジスタの構体には意図しないでドープされ
た２元の材料より成る上側保護層５を設ける。
この２元層は■−ｖ族の半導体化合物、例えば砒化ガリ
ウム（ＧａＡｓ）により形成し、３元層は■−Ｖ族の半
導体化合物、例えば砒化ガリウムアルミニウム（ＧａＡ
　Ｉ　Ａｓ　）により形成するのが好適である。
かかる装置はその上側表面にゲート接点２０を設け、こ
れをＷＮ又はＷＳ，のような耐火金属から選定するのが
好適な金属、又は高ドープ砒化ガリウムのような高濃度
にドープした半導体材料によって形成する。
又、この装置は、ゲート２０の両側にソース電極２ｌ及
びドレイン電極２２を具え、これら電極はソース及びド
レイン領域を画成する高濃度にドープした島４１及び４
２に形成する。
かかるトランジスタを形成する方法は、刊行物“エレク
トロニックス　レターズ第２３巻第２１号、■９８７年
１０月８日、第１１２７−１１２８頁にＭ．ウオルニー
が発表した論文“ハイパフォーマンスＷＮ−ゲートＭＩ
ＳＦＥＴ，フアプリケイテッド　フロムλ１０ＶＥＰウ
エノアズ”から既知である。
この論文には、意図しないでドープされたＧａＡ　Ｉ　
Ａｓバッファ層により被覆された半絶縁ＧａＡｓ基体を
具えるトランジスタの製造方法が記載されている。又、
このトランジスタには、厚さがほぼ４０ｎｍの意図しな
いでドープされたＧａＡＩＡＳ層によって被覆された厚
さがほぼ０．６μｍの意図しないでドープされたＧａＡ
ｓ層によって形成されたべテロ構成を設ける。この厚さ
４０ｎｍのＧａＡ　ｉ７　Ａｓ層はへテロ構体の上側層
が酸化されるのを防止する保護層として作用する薄い意
図しないでドープされたＧａＡｓ層によって被覆する。
この保護層の表面には耐火金属ＷＮのゲート接点を形成
し、その両側にＮ＋型の島領域を設けてソース及びドレ
イン領域を画成し、これらソース及びドレイン領域にＡ
ｕ−Ｇｅ−Ｎｉ合金のソース及びドレインオーム接点を
設ける。
かかる既知のトランジスタによれば構成を簡単とすると
共に本発明の実施に特に重要な性能を高めることができ
る。
第２図は直流ゲートバイアス電圧ＶＧｓの種々の値に対
しトランジスタを構成する種々の材料の伝導帯の下側の
エネルギー準位を示す。
図中１２０はへテロ構体のゲート金属のエネルギー準位
を示し、１０４は３元材料４のエネルギー準位を示し、
１０３は２元材料３のエネルギー準位を示す。又、値Δ
Ｅｃはへテロ構体を構成する材料３及び４の伝導帯の下
側間のエネルギーの差を示す。
第２ａ図は■。ｓ”０とした場合のトランジスタの材料
の各々のエネルギー準位を示す。先ず最部、ゲートバイ
アス電圧Ｖｃｓ”Ｏの場合、フェルミ準位は金属のフェ
ルミ準位に対し直線状となす。
第２ｂ図はゲートバイアス電圧■。Ｓが０よりも大きい
場合のエネルギー準位を示す。この第２ｂ図から明らか
なように伝導帯は変形すると共に電位井戸は点１００の
個所に形成される。この個所１００では２次電子ガスが
蓄積されるようになる。
第２Ｃ図はゲートバイアス電圧Ｖ。，がＯより著しく高
くなる場合の同様の伝導帯のエネルギー準位を示す。こ
れら伝導帯は変形して全電圧が実際上３元層の端部に存
在するようになる。その理由は個所ｌ００がもはや変化
しないか又は僅かに変化するだけであるからである。実
際上２次電子ガスはフェルミ準位の下側にくるようにな
る。これがため３元層４のみかけの厚さが減少し、トン
ネル効果が発生し、これかへテロ構体を構成する２つの
屓３及び４の界面における熱電子放出に加わるようにな
る。
２次電子ガスが存在し、ドレイン−ソース電圧が供給さ
れると、直ちに加速キャリアがエネルギー化されてエネ
ルギー障壁ΔＥｃ以上となり、ゲートによって捕捉され
るようになる。これがため、ゲートが順方向電圧■。Ｓ
によって強くバイアスされ、ドレイン電流が減少するよ
うになる。その理由は、Ｖ（３５が増大すると、電子の
みかけの障壁が低くなり、これら電子障壁を越えると確
率が著しく増大するからである。２次電子ガスから出る
電子の全部はもはやドレイン電流ＩＤＳに寄与せず従っ
て減少する。これがため、第３図に示すように飽和ドレ
イン−ソース電流Ｉｏｓｓがゲートソース電圧■。，の
関数として得られるようになる。電圧ＶＧＳＯよりも高
い電圧■。５に対して電流が減少する領域は負性相互コ
ンダクタンスレジメに対応する。
第１図に示され、Ｔ．で表わされる上述したトランジス
タは、負性相互コンダクタンスレジメ前に現われるドレ
イン−ソース電流の最大値を得るに必要な状況のもとて
バイアスすることができる。
ゲートが一定の高レベルにバイアスされる場合に、最大
値を越える負性相互コンダクタンス領域を含むゲート−
ソース電圧の関数としてのドレイン−ソース電流特性を
絶縁ゲート電界効果トランジスタが呈し、最大値の両側
でこの平滑特性の傾斜がほぼ対称とるようにしたバイア
ス手段の４例を以下に説明する。トランジスタがこれら
バイアス手段を具える場合にはその動作範囲が前記最大
値を囲む前記特性の領域に位置し、最大値に対し対称を
成すゲート−ソース電圧の２つの値が同一のドレイン−
ソース電流値にほぼ相当し得るようにする。
一般的に云えば、これらバイアス手段は、前記絶縁ゲー
ト電界効果トランジスタＴ１のソース２１を接地点に接
続する直接接続部と、前記トランジスタのドレイン（２
２）を負荷Ｒ１を経て正の固定直流電源ＶＤＤに接続す
る接続部と、出力信号Ｓが得られる前記トランジスタＴ
１のドレイン２２及び負荷Ｒ，の共通ノード部と、前記
ドレイン−ソース電流の最大値を得るに好適な平均値を
有する信号の個所に前記トランジスタＴ１のゲート（２
０）を接続するゲート接続手段とを具える。
例■ 第４ａ及び４ｂ図に示される本例バイアス手段はゲート
（２０）に接続して排他的ＮＯＲ回路を得るようにした
接続部を設け、この接続部を前述したバイアス手段に共
働させるようにする。
第４ａ図から明らかなように絶縁ゲート電界効果トラン
ジスタＴ１を基本として排他的ＮＯＲ回路を得るバイア
ス回路は、ゲートに供給される電圧が所定値の場合に第
３図の曲線の最大値Ｃを囲む電圧ＶＣＳの関数としての
特性ＩＤＳの領域が位置する手段を具える。
この目的のため、前述し、且つ第４ａ図から明らかなよ
うに、抵抗Ｒ１はトランジスタＴ１のドレイン（２２）
と正の直流電源ｖＩ）Ｄの端子との間に配設し、このト
ランジスタＴ．のソース（２ｌ）を直接接地する。
トランジスタＴ，はそのゲート２０に入力信号を供給し
、ソース２２の出力信号を負荷抵抗Ｒ１の共通ノード点
から取り出すことができる。
第２ｃ図に示す効果を発生するに十分に高い領域の値を
増大するゲート−ソース電圧ＶＧＳをトランジスタＴＩ
に供給する場合には、第３図から明らかなように、飽和
ドレイン−ソース電流ＩＤＳＳは増大し始め、点Ｃにお
ける最大値を経て再び減少する。点Ｃにおいてドレイン
−ソース電流の最大値ＩＤＳＯを発生するゲート−ソー
ス電圧の値を以下■。ｓｏと称する。
第４ａ図から明らかなように、本発明による排他的ＮＯ
Ｒ回路は２つの入力端子Ｅ１及びＥ２を具え、その各々
を好適には値の等しい抵抗Ｒ１及びＲ２を夫々経てゲー
ト２０に接続する。
第４ｂ図は入力端子Ｅ，及びＥ２に夫々供給し得るデジ
タル信号の波形、並びにドレイン及び接地点間に取出し
得る出力信号Ｓの波形を示す。
本発明の実施に当り、入力電圧Ｅ１及びＥ２のレベルは
、高レベル（１）及び低レベル（０）によって平均電圧
値を、第３図に示すようにＶ。，の関数としての特性■
Ｄｓの点Ｃにおける最大値１ｏｓｏを発生する値Ｖ。ｓ
ｏに等しい値とするようなレベルとする。
第４ｂ図に示すように入力電圧Ｅｌ＝８２が双方共低レ
ベル（０）にある場合にはこの低レベルもトランジスタ
Ｔ１のゲートに現れるようになる。これがため、第３図
の曲線に従って所定のドレイン−ソース電流（Ｉｏｓ＋
）かえられるようになる。（第３図の曲線の点Ａ）。
又、入力電圧Ｅｌ＝Ｅ２が双方とも高レベル（１）にあ
る場合には、この高レベルもトランジスタＴ１のゲート
に現れるようになる。曲線が最大値ＶＧＳＯを中心とし
て対称であるため、入力電圧が双方共低レベルにある場
合と同様のドレイン−ソース電流ＩＤＳＩを得ることが
できる。この電流■。，１は第３図の曲線のドレイン−
ソース電流の最大値よりも低い（第３図の曲線の点Ｂ）
。
しかし、入力電圧Ｅ．の状態が入力電圧Ｅ２の状態とは
異なり、一方の電流がレベル０、他方の電圧がレベル１
である場合には、トランジスタＴ１のゲート２０に（　
Ｅｌ＋　Ｅ！）／２に等しい電圧が現れ、この電圧は値
ＶＧＳＯ　、即ちドレイン−ソース電流の最大値ＩＤｇ
。に相当するようになる（第３図の曲線の点Ｃ）。
第３図の■。Ｓの関数としての曲線ＩＤＳの最大値Ｖａ
Ｓ。に対し対称となるように入力電圧Ｅ，及びＥ２のレ
ベル０及びｌを選択することにより、次式が成立する。
及び 出力電圧ＶＤＳは正の直流供給電圧■。，を基として計
算する。
Ｖｎｓ””　ＶａＤＲ＋　Ｘ　ＩＤＳ 従ってＩＤＳが最大値の場合、■。，が低レベル（０）
となり、且つ■。，が最大値より低い場合ＶＤＳが高レ
ベル（１）となる。Ｓをドレイン及び接地点間の出力信
号とすると、次に示す論理値表を得ることができる。
表１ これかため、等価検出器を形成することができ、又、排
他的ＮＯＲゲートを一層正確に形成することができる。
この場合、この機能は単一のトランジスタによって達成
することができるが、従来の技術によれば、同一の目的
にほぼ８個のトランジスタを用いる必要がある。
トランジスタＴ１を前記刊行物に記載され第１図に示す
型のトランジスタとした場合の好適な数値例は次の通り
である。
電圧■。。＝６Ｖ 抵抗Ｒ＋＝３．９ｋΩ 抵抗Ｒ１＝Ｒ２＝５０Ω トランジスタＴ１のゲートの幅Ｗを１０μｍ電圧■。ｓ
ｏの値を２．５■ 入力信号Ｅ１及びＥ２に対するレベル０を２ｖ入力信号
Ｅ１及びＥ２に対するレベル１を３■出力電圧のレベル
ｌを３■ 出力電圧のレベル０を２■ 回路の電力消費をほぼ５ｍｗ 例−』− 周波数２倍回路を得るために前述したバイアス手段と相
俟ってゲートに接続される接続手段の例を第５ａ図〜第
５Ｃ図につき説明する。
本例接続手段の入力端子を直接トランジスタＴ１のゲー
ト２２とし、ドレイン２２の出力を抵抗ＲＥとの共通ノ
ード点に取り出す。
前述したように、第２Ｃ図により示される効果を生せし
めるに充分高い範囲に増大する値のゲート−ソース電圧
■。ＳをトランジスタＴ１に供給すると、第３図に示す
ように飽和ドレイン−ソース電流ＩＤＳＳが増大し始め
、点Ｃの最大値を経て再び減少するようになる。ドレイ
ン−ソース電流の点Ｃにおける最大値Ｉお。を発生する
ゲート−ソース電圧の値を以下■。ｓ０と称する。
第５ｂ図は、第５ａ図の回路に対し、トランジスタＴ，
のドレイン２２及び接地点間に取り出される出力電圧Ｖ
，の変化を、トランジスタＴ１のゲート２０及び接地点
間に供給される電圧在の関数として示す。この第５ｂ図
から明らかなように入力電圧ＶＥが値Ｖ。８。に到達す
ると、出力電圧Ｖ８が最小値を通過する。実際上、この
出力電圧は次式で表される電流ＩＤＳの関数として示さ
れる。
Ｖｓ　　＝　　ＶＤＤ　　　ＲＡ’−ｌｏｓｓ正の直流
供給電圧ＶＤＤ及び負荷抵抗Ｒ１の値を固定し、ｖａｓ
ｏに対し電流１ｏｓが最小値を通過すると（第３図参照
）、出力電圧ｖ８は最小値を通過する（第５ｂ図参照）
。
第５ｂ図に示す回路の入力端子が電圧■。の増大する半
周期中、アナグロ電圧ＶＥ　、例えば第５Ｃ図の曲線Ａ
により示される波形を有する周波数Ｆのハイパー周波数
信号を受けると、出力電圧ｖｓの値は減少し、その後再
び増大する。次の半周期中電圧ＶＥは減少し、次いで最
初の第１の半周期中の値と同じ値になる。これがため、
出力電圧■８は減少し、次いで再び増大する。
入力信号■８の値の直流成分が電圧■。，。を中心とす
る電圧となり、点Ｃにおけるゲートソース電圧■。Ｓの
関数として飽和ドレインソース電流特性Ｉ１）ＳＳの最
大値を発生する場合には、第５ａ図に示す回路は完全な
周波数２倍器を構成する。
この回路は多くの利点を有する。即ち、この回路は単一
の能動素子によって形成することができる。この能動素
子は周囲温度で作動する。周波数２Ｆ、即ち入力信号の
周波数Ｆの２倍の出力信号は雑音のない信号となる。従
ってフィルタ処理を行う必要はない。これがため、この
回路を用いてゲートのバイアスが太き《、トランジスタ
の特性が平滑である場合に上述したトランジスタに対し
負性相互コンダクタンス効果を発生させることができる
。
トランジスタＴ１を、前述の文献に記載され、第１図に
示すトランジスタとした場合の好適な数値例を以下に示
す。
電圧ＶＤＤ＝６Ｖ 抵抗Ｒ．＝３．９ｋΩ トランジスタＴ，のゲート幅Ｗは１０μｍ電圧ｖａｓｏ
の値は２．５■ 入力信号■８の直流成分の振幅は２■〜３Ｖであり、従
って信号ｖ０の値も同様である。
実験周波数Ｆ　＝　５００ＫＨｚ 皿一旦 上述したバイアス手段と相俟って位相変調器を？るよう
に接続された手段を第６図につき説明する。
第３図に示すように、値Ｖ。Ｓ＝ＶＧ！！■　（第３図
の点Ａ）に対しては相互コンダクタンスは正となり、ｇ
ｍｏに等しい。又値■。Ｓ＝ＶＧＳ■　（第３図の点Ｂ
）に対しては相互コンダクタンスは点Ａの場合と同一の
絶対値ｇｍｏを有するがその符号は負となる。
出力電圧Ｖｓの値は次式で与えられる。
Ｖｓ　＝　Ｖｏｏ　　Ｒｉ’・　ＩＤＳ飽和状態で信号
が小さい場合には、出力信号は次式で表わされる。
Ｖｌ　＝　Ｒｌ　●ｉｄ，＝−Ｒｌ●ｇｍ　ｖ。
ここにＶ．は出力端子から取出した小信号の振幅であり
、ｖ６は入力端子に供給される小信号の振幅である。
まず最初、ＶＧＳ＝　ＶＯＳＩの場合にはｖ．／ｖ＊　
＝−Ｒｌｅｇｍ，　　　−−−−−　（１）又はＶ。ｓ
”　ＶＧＳ■の場合には ｖ　ｓ　／　ｖ。＝　Ｒｆｆ　−ｇｍｏ　　　　　−−
−−−　（２）？力信号Ｖ．がＶａ　＝３　ｓｉｎ　ｗ
ｔ　％　　（ここにａは定数）の場合には、上式（１）
及び（２）から次式（１′）及び（２′）が導出される
。
Ｖｌ　＝　ａ−Ｒｎ　−ｇｍｏ　ｅ　ｓｉｎ（ｗｔ＋ψ
）（ψ＝１８０６）　・（１’　）Ｖｓ　＝　ａ−ＲＡ
　−　ｇｍｏ　＃　ｓｉｎ（ｗｔ）　　　　　　　　＝
｛２’　）ここにψは位相推移、ａは定数である。
これがため、ＶＧＳ■（Ａ）ではキャリアＶ。Ｓの入力
側に供給される信号ｖ６はＲＡ’−ｇｍｏが乗算され、
ＶＧＳ（Ｂ）ではキャリアＶ。Ｓの入力側に供給され小
信号ｖ６は−ＲＡ’−ｇｍｏが乗算され、即ち、Ｒｌ・
ｇｍｏが乗算され、位相推移は１８００となる。
第５ａ図に示す回路のこの特性を、第６ａ図に示す位相
変調器の構成に用いる。この場合、変調出力信号Ｓに対
しデジタル信号Ｎ＝Ｏの場合位相ψ１を関連させ、デジ
タル信号Ｎ＝１の場合位相ψ２を関連させることにより
周波数Ｆ０の信号をデジタル信号Ｎによって変調する。
第６図に示すように、この目的を達成するためには、デ
ジタル信号Ｎ及び周波数Ｆ。のアナログ信号を、“Ｔバ
イアス素子”と称される素子によってトランジスタＴ１
のゲート２０に供給する。
即ち、デジタル信号Ｎを、他端がゲート２０に接続され
たインダクタンスＬの１端に供給し、周波数Ｆ。のアナ
ログ信号を他端がゲート２０に接続されたコンデンサＣ
の１端に供給する。
従ってデジタル信号の状態が次式で示される状態に相当
する場合に周波数Ｆ０の信号の位相変調が行われるよう
になる。
Ｖｃｓ”　Ｖａｓｔの場合　Ｎ＝Ｏ Ｖａｓ”　Ｖａｓｚの場合　Ｎ＝１ 周波数Ｆ。＝　２　ＧＨｚの信号を変調するに好適な回
路の数値例は次の通りである。
Ｌ＝５ｎＨ Ｃ　　＝１２ｐＦ Ｒｌ　＝３．６　ｋΩ Ｗ　＝１０μｍ ＶＤＤ＝５Ｖ Ｖｃｓ＋　＝　１．５　Ｖ ＶＧ３２　＝　２．５　Ｖ 例■ 第７図に示すように、本例は前記例■で説明した第５ａ
図に示す回路の特性に関連し、この特性を０〜１８０°
位相器を得るために用いるものである。
かかる機能の位相器は第７図に示す回路により得ること
ができ、この回路は第６図に示す回路に対応する２つの
回路を具える。各回路は、インダクタンスＬの１端の入
力端子Ｎに差分ゲート−ソースバイアス電圧Ｖａｓを供
給する。
即ち、■方の回路の入力端子Ｎ＋には電圧ＶａＳ＝ＶＧ
ＳＩ＝一定を供給し、他方の回路の入力端子Ｎ２には電
圧ＶＧＳ”　ＶＧＳ２　”一定を供給する。これら２つ
の回路は周波数Ｆ。の小信号を受けるコンデンサＣの１
端に接続する。
バイアス電圧■。５、及びＶＧＳ２の各々は絶対値が等
しく、符号が互に異る各相互コンダクタンスｇｍｏに関
連させる。
２つの関連する回路のトランジスタＴ１及びＴ２のドレ
インに得られる出力信号Ｓｌ及びＳ２は互に１８０６位
相推移している。
周波数Ｆ。＝　２　ＧＨｚの入力信号に対する上記回路
の好適数値例は次に示す通りである。
Ｌ，＝　１２＝５ｎｌｌ ＣＩ＝　Ｃ２　＝１２ｐＦ Ｒｊ’＋　＝　Ｒｌｌ２＝　３．９　ｋΩＷｌ＝　Ｗ２
　＝　１０　μｍ ＶＤＤ＝６Ｖ Ｎ＋＝　Ｖａｓｔ　＝　１．５　Ｖ Ｎ２＝　ＶＧＳ２　＝　２．５　Ｖ Ｓ１に対し、ψ１＝０° Ｓ２に対し、ψ２　＝　１８０° 本発明を実施するに好適な上記文献に記載されたトラン
ジスタは負性相互コンダクタンス効果を呈するトランジ
スタのみではない。
実際上、電界効果型（ユニポーラ）であり、絶縁された
ゲートを具える任意のトランジスタを、上記例■〜■に
よる回路の実現に用いることができる。一般的に云えば
、高電圧ＶＧＳをこれらトランジスタの１方のゲートに
供給する場合、最大値を呈し、その両側で曲線の傾斜が
ほほ対称となり、従って電流ＩＤＳの単一値が最大値に
対し対称を成す電圧Ｖ。Ｓの２つの値に相当するような
特性■Ｄｓを電圧Ｖ。８の関数として得ることができる
。この場合ソースを接地し、ドレインを正の電源電圧Ｖ
ＤＤに結合すすることができる。
使用する電界効果トランジスタの例を以下に示す。
ａ）金属酸化物半導体電界効果トランジスタ（ＭＯＳＦ
ＥＴ）。通常珪素で形成するこの種トランジスタではゲ
ートを金属とし、酸化物層により能動層から絶縁する。
従って負性ドレインコンダクタンスを得ることができる
。その理由はゲートを適宜の電圧レベル■１にバイアス
する際に能動層を出た電子がトンネル効果により酸化物
層を移行してゲートにより捕捉されるからである。
ｂ）へテロ構体絶縁ゲート電界効果トランジスタ（Ｈ１
０ＦＦＥＴ）。一般にｍ一ｖ化合物により形成されるこ
の種のトランジスタでは、ゲートを、能動層と相俟って
ヘテロ構体を構成する層によって能動層から絶縁する。
この場合には、本発明を実施するトランジスタとしては
次に示す種々のサブ群のものがある。
・基板を半絶縁性とするトランジスタ。この場合には負
性ドレインコンダクタンス効果が発生する。その理由は
２次電子ガスから電子がゲートにより捕捉されるからで
ある。
・基板を導電性としたトランジスタ。この基板をドープ
した半導体材料（例えばＮ＋−ドープ）で造る。この場
合、負性ドレインコンダクタンスは、ゲートでなく、導
電性基板に向かうホット電子の放出によって得ることが
できる。
ＨＩＧＦＥＴのこの群のものに対しては、電界効果トラ
ンジスタのゲートを２つの異る手段で形成することがで
きる。即ち、このゲートを旧ＧＦＥＴ　（金属半導体電
界効果トランジスタ）に対しては金属とし、又、ゲート
自体をＳＩＳＦＥＴ　（半導体絶縁体半導体電界効果ト
ランジスタ）に対しては半導体材料とすることができる
。
ホット電子に対しては、ゲートを構成する材料を実際上
中性とし、効果が変化しないようにする。
上述した所では前記ヨーロッパ特許第０２２５６９８号
明細書から既知の量子井戸を具えるトランジスタも本発
明の実施には好適であると云うことは記載していなかっ
た。
この種のトランジスタに固有の上述した欠点は不連続性
の存在に関連しており、従って曲線の２つの対称部分を
規定する最大値は得ることができなかった。従って量子
井戸トランジスタは、べ一スーエミッタ電圧により規定
される共振点の両側に２つの安定なベース電流値（安定
ではあるが理想的ではない）を得るために好適なだけで
ある。
これがため、その用途は、装置の複雑さ（超薄形層等）
及びその動作温度（７７°Ｋ）によってのみ制限される
だけでなく、特性の対称性及び平滑性の欠除によっても
制限されるようになる。
結論的に云えば、本発明を実施する主要部はトランジス
タの導電型（Ｐ又はＮ）に関係なく絶縁電界効果トラン
ジスタに正及び負の双方の相互コンダクタンスを発生さ
せることがある。
【図面の簡単な説明】
第１図は本発明を実施するに好適なヘテロ接合絶縁ゲー
ト電界効果トランジスタの構成を示す断面図、 第２ａ〜２０図はかかるトランジスタの動作中のエネル
ギー準位を示す特性図、 第３図は飽和状態におけるドレイン−ソース電流特性を
ゲート−ソース電圧の関数として示す特性図、 第４ａ図は本発明による排他的ＮＯＲ回路の接続配置を
示す回路図、 第４ｂ図は第４ａ図の排他的ＮＯＲ回路の信号のシーケ
ンス、特に入力電圧Ｅ＋及びＥ２並びに出力電圧Ｓを時
間ｔの関数として示す特性図、第５ａ図は本発明による
周波数逓倍器の構成を示す回路図、 第５ｂ図は第５ａ図の回路の出力電圧ｖ３をゲートソー
ス電圧■８の関数として示す特性図、第５ｃ図は正弦波
信号を入力側トランジスタのゲートに供給する場合にお
ける第５ｃ図の回路で得られる出力信号を示す波形図、 第６図は本発明による位相変調器を示す回路図、第７図
は本発明によるＯ〜１８０°位相器の構成を示す回路図
である。 ２・・・２元バッファ層 ３・・・意図しないドープされた２元層４・・・意図し
ないドープされた３元層５・・・上側保護層 １０・・・２元基板 ２０・・・ゲート ２ｌ・・・ソース電極 ２２・・・ドレイン電極 ４，４２・・・高ドープ島領域 Ｒｌ．　Ｒ２．　Ｒｌ・・・抵抗 ＣＩｌ　Ｃ２・・・コンデンサ ＬＩＴ　Ｌ２・・・インダクタ Ｔ・・・トランジスタ ◆一一一一一一一 ＦＩ６．５ Ｎ１＝ｖＧＳ１ Ｘ／ＤＤ ＦＩＧ．７

Claims (1)

  1. 【特許請求の範囲】 １、一定レベルにバイアスされた絶縁ゲート電界効果ト
    ランジスタを有する集積半導体装置において、このトラ
    ンジスタは最大値を越える負性の相互コンダクタンス領
    域を呈するゲート−ソース電圧の関数としてのドレイン
    −ソース電流特性を有し、このドレイン−ソース電流特
    性の両側の傾斜をほぼ対称として前記最大値に対し対称
    をなすゲート−ソース電圧の２つの値をドレイン−ソー
    ス電流の同一値にほぼ対応させ、前記トランジスタは前
    記最大値を囲む前記特性の領域にその作動領域を位置さ
    せるバイアス手段を具えることを特徴とする集積半導体
    装置。 ２、前記バイアス手段は前記トランジスタのソースを第
    １直流電源に接続する直接接続部と、前記トランジスタ
    のドレインを負荷Ｒ＿１を経て第２固定直流電源に接続
    する接続部と、出力信号を得る前記トランジスタのドレ
    イン及び負荷の共通ノード部と、前記ドレイン−ソース
    電流の最大値を得るに好適な平均値を有する信号に前記
    トランジスタのゲートを接続するゲート接続手段とを具
    えることを特徴とする請求項２に記載の集積半導体装置
    。 ３、デジタル排他的ＮＯＲ回路を得るために、前記ゲー
    ト接続手段は第１信号の第１入力端子Ｅ＿１及びゲート
    間に配列された第１抵抗と、第２信号の第２入力端子Ｅ
    ＿２及びゲート間に配列された第２抵抗とを具え、これ
    ら第１及び第２抵抗は同一値とし、論理レベル０及び１
    に対する入力信号Ｅ＿１及びＥ＿２の電圧値をドレイン
    −ソース電流の最大値を発生するゲート−ソース電圧の
    値に対し対称とするようにしたことを特徴とする請求項
    ２に記載の集積半導体装置。 ４、周波数二倍回路を得るために、前記電界効果トラン
    ジスタのゲートを、ドレイン−ソース電流の最大値を得
    るに好適な値の直流電圧に重畳される交番信号の入力端
    子Ｅに接続するようにしたことを特徴とする請求項２に
    記載の集積半導体装置。 ５、位相変調器を得るために、前記ゲート接続手段は、
    ドレイン−ソース電流の最大値を発生するゲート−ソー
    ス電圧の値に対し論理レベル０及び１が対称となる入力
    電圧の入力端子Ｅ、及びゲート間に配列されたインダク
    タンスＬと、信号の夫々状態０及び１に相当する出力信
    号間の位相推移により発生する周波数Ｆ＿０の交番信号
    の入力端子Ｅ＿２及びゲート間に配列されたキャパシタ
    ンスＣとを有し、“Ｔバイアス素子”と称されるＬ−Ｃ
    素子を具えることを特徴とする請求項２に記載の集積半
    導体装置。 ６、０〜１８０゜移相器を得るために、請求項５に記載
    の２つの対称回路を具え、１方の対称回路にはその信号
    入力端子Ｅ＿１にレベル０に相当する電圧を供給し、他
    方の対称回路にはその信号入力端子Ｅ＿１′にレベル１
    に相当する電圧を供給し、両対称回路の交番信号入力端
    子Ｅ＿２を相互結合し、両対称回路のトランジスタのド
    レインに位相が逆の出力信号を得るようにしたことを特
    徴とする請求項２に記載の集積半導体装置。 ７、絶縁ゲート電界効果トランジスタを、そのゲートが
    酸化物層によりチャネルから絶縁された型のトランジス
    タとすることを特徴とする請求項１〜６の何れかの項に
    記載の集積半導体装置。 ８、前記ゲートの絶縁層は、絶縁ゲート電界効果トラン
    ジスタのチャネルを形成する層と相俟ってヘテロ構体を
    構成することを特徴とする請求項１〜６の何れかの項に
    記載の集積半導体装置。 ９、絶縁ゲート電界効果トランジスタのゲートを金属と
    することを特徴とする請求項８に記載の集積半導体装置
    。 １０、絶縁ゲート電界効果トランジスタのゲートを半導
    体材料で造ることを特徴とする請求項８に記載の集積半
    導体装置。 １１、絶縁ゲート電界効果トランジスタの基板を半絶縁
    材料で造ることを特徴とする請求項８〜１０の何れかの
    項に記載の集積半導体装置。 １２、絶縁ゲート電界効果トランジスタの基板を導電性
    とすると共に例えば不純物ドープ半導体材料で構成する
    ようにしたことを特徴する請求項８〜１０の何れかの項
    に記載の集積半導体装置。
JP2012741A 1989-01-24 1990-01-24 集積半導体装置 Pending JPH02237165A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
FR8900810 1989-01-24
FR8900809A FR2642225A1 (fr) 1989-01-24 1989-01-24 Dispositif semiconducteur integre incluant un circuit doubleur de frequences
FR8900809 1989-01-24
FR8900810A FR2642226A1 (fr) 1989-01-24 1989-01-24 Dispositif semiconducteur integre incluant un etage ou-exclusif complementaire

Publications (1)

Publication Number Publication Date
JPH02237165A true JPH02237165A (ja) 1990-09-19

Family

ID=26227127

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012741A Pending JPH02237165A (ja) 1989-01-24 1990-01-24 集積半導体装置

Country Status (5)

Country Link
US (1) US5130763A (ja)
EP (1) EP0380168B1 (ja)
JP (1) JPH02237165A (ja)
KR (1) KR900012372A (ja)
DE (1) DE69018842T2 (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0137601B1 (ko) * 1994-09-16 1998-04-28 양승택 전자의 간섭성을 이용한 양자간섭 트랜지스터
US5767526A (en) * 1997-01-07 1998-06-16 Texas Instruments Incorporated Bipolar resonant tunneling transistor frequency multiplier
JP2000049338A (ja) * 1998-07-28 2000-02-18 Mitsubishi Electric Corp 絶縁ゲート型トランジスタの特性評価方法、絶縁ゲート型トランジスタの製造方法、絶縁ゲート型トランジスタの特性評価装置、および特性評価プログラムを記録してあるコンピュータ読み取り可能な記録媒体
US6518589B2 (en) 2000-06-22 2003-02-11 Progressant Technologies, Inc. Dual mode FET & logic circuit having negative differential resistance mode
US6512274B1 (en) * 2000-06-22 2003-01-28 Progressant Technologies, Inc. CMOS-process compatible, tunable NDR (negative differential resistance) device and method of operating same
US6754104B2 (en) * 2000-06-22 2004-06-22 Progressant Technologies, Inc. Insulated-gate field-effect transistor integrated with negative differential resistance (NDR) FET
US6479862B1 (en) 2000-06-22 2002-11-12 Progressant Technologies, Inc. Charge trapping device and method for implementing a transistor having a negative differential resistance mode
US6594193B2 (en) 2000-06-22 2003-07-15 Progressent Technologies, Inc. Charge pump for negative differential resistance transistor
US6596617B1 (en) * 2000-06-22 2003-07-22 Progressant Technologies, Inc. CMOS compatible process for making a tunable negative differential resistance (NDR) device
US6559470B2 (en) 2000-06-22 2003-05-06 Progressed Technologies, Inc. Negative differential resistance field effect transistor (NDR-FET) and circuits using the same
US6724655B2 (en) 2000-06-22 2004-04-20 Progressant Technologies, Inc. Memory cell using negative differential resistance field effect transistors
US7453083B2 (en) * 2001-12-21 2008-11-18 Synopsys, Inc. Negative differential resistance field effect transistor for implementing a pull up element in a memory cell
US6894327B1 (en) 2001-12-21 2005-05-17 Progressant Technologies, Inc. Negative differential resistance pull up element
US7095659B2 (en) * 2002-06-28 2006-08-22 Progressant Technologies, Inc. Variable voltage supply bias and methods for negative differential resistance (NDR) based memory device
US6912151B2 (en) * 2002-06-28 2005-06-28 Synopsys, Inc. Negative differential resistance (NDR) based memory device with reduced body effects
US6567292B1 (en) 2002-06-28 2003-05-20 Progressant Technologies, Inc. Negative differential resistance (NDR) element and memory with reduced soft error rate
US6847562B2 (en) * 2002-06-28 2005-01-25 Progressant Technologies, Inc. Enhanced read and write methods for negative differential resistance (NDR) based memory device
US7098472B2 (en) * 2002-06-28 2006-08-29 Progressant Technologies, Inc. Negative differential resistance (NDR) elements and memory device using the same
US6861707B1 (en) * 2002-06-28 2005-03-01 Progressant Technologies, Inc. Negative differential resistance (NDR) memory cell with reduced soft error rate
US6795337B2 (en) 2002-06-28 2004-09-21 Progressant Technologies, Inc. Negative differential resistance (NDR) elements and memory device using the same
US6864104B2 (en) * 2002-06-28 2005-03-08 Progressant Technologies, Inc. Silicon on insulator (SOI) negative differential resistance (NDR) based memory device with reduced body effects
US6812084B2 (en) * 2002-12-09 2004-11-02 Progressant Technologies, Inc. Adaptive negative differential resistance device
US6979580B2 (en) * 2002-12-09 2005-12-27 Progressant Technologies, Inc. Process for controlling performance characteristics of a negative differential resistance (NDR) device
US6849483B2 (en) * 2002-12-09 2005-02-01 Progressant Technologies, Inc. Charge trapping device and method of forming the same
US7012833B2 (en) * 2002-12-09 2006-03-14 Progressant Technologies, Inc. Integrated circuit having negative differential resistance (NDR) devices with varied peak-to-valley ratios (PVRs)
US6980467B2 (en) * 2002-12-09 2005-12-27 Progressant Technologies, Inc. Method of forming a negative differential resistance device
US6806117B2 (en) * 2002-12-09 2004-10-19 Progressant Technologies, Inc. Methods of testing/stressing a charge trapping device
US7005711B2 (en) * 2002-12-20 2006-02-28 Progressant Technologies, Inc. N-channel pull-up element and logic circuit
TW200826203A (en) * 2006-12-14 2008-06-16 Univ Nat Taiwan Method for utilizing III-V semiconductors as gate electrode
US10958216B2 (en) * 2019-08-22 2021-03-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and operation method thereof

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4027179A (en) * 1975-08-28 1977-05-31 Rca Corporation High repetition rate injection laser modulator
US4366493A (en) * 1980-06-20 1982-12-28 International Business Machines Corporation Semiconductor ballistic transport device
US4605912A (en) * 1981-12-03 1986-08-12 General Electric Company Continuously variable phase shifting element comprised of interdigitated electrode MESFET
US4636823A (en) * 1984-06-05 1987-01-13 California Institute Of Technology Vertical Schottky barrier gate field-effect transistor in GaAs/GaAlAs
US4788579A (en) * 1985-09-30 1988-11-29 The General Electric Company Semiconductor superlattice
JPH0611056B2 (ja) * 1985-12-03 1994-02-09 富士通株式会社 高速半導体装置
JPS62176162A (ja) * 1986-01-30 1987-08-01 Agency Of Ind Science & Technol 負性抵抗素子
US4724342A (en) * 1986-02-12 1988-02-09 Hughes Aircraft Company Push-pull DCFL driver circuit
FR2600821B1 (fr) * 1986-06-30 1988-12-30 Thomson Csf Dispositif semi-conducteur a heterojonction et double canal, son application a un transistor a effet de champ, et son application a un dispositif de transductance negative
US4885623A (en) * 1987-10-30 1989-12-05 Holm Kennedy James W Distributed channel-bipolar device
US5021841A (en) * 1988-10-14 1991-06-04 University Of Illinois Semiconductor device with controlled negative differential resistance characteristic

Also Published As

Publication number Publication date
EP0380168B1 (fr) 1995-04-26
US5130763A (en) 1992-07-14
EP0380168A1 (fr) 1990-08-01
DE69018842D1 (de) 1995-06-01
KR900012372A (ko) 1990-08-04
DE69018842T2 (de) 1995-12-07

Similar Documents

Publication Publication Date Title
JPH02237165A (ja) 集積半導体装置
Sah Characteristics of the metal-oxide-semiconductor transistors
US4958201A (en) Resonant tunneling minority carrier transistor
EP0549373B1 (en) Tunnel transistor and method of manufacturing same
US5061903A (en) High voltage modified cascode circuit
US4839703A (en) High speed and power transistor
JPS6313355B2 (ja)
US3544864A (en) Solid state field effect device
JPS5922367A (ja) 半導体装置
Kennedy et al. Source-drain breakdown in an insulated gate, field-effect transistor
US5039958A (en) Integrated semiconductor device including an insulated-gate field effect transistor biased to a constant level in order to produce a negative differential drain conductance zone
JPS60223175A (ja) 超電導スイツチングデバイス
US3955154A (en) Oscillator circuit
Yau Arguments for electron conduction in silicon nitride
JPS5889872A (ja) 接合形電界効果半導体装置
Chen et al. Device technology for monolithic integration of InP-based resonant tunneling diodes and HEMTs
JP3107325B2 (ja) 半導体結合超伝導素子
Wang et al. Normally-off HEMT-based bipolar p-FET with enhanced conduction capability
Yen et al. Monolithic integrated resonant tunneling diode and heterostructure junction field effect transistor circuits
JPS6211512B2 (ja)
JP2792295B2 (ja) トンネルトランジスタ
Kuang et al. Low frequency and microwave characterization of submicron‐gate In0. 52Al0. 48As/In0. 53Ga0. 47As/In0. 52Al0. 48As heterojunction metal‐semiconductor field‐effect transistors grown by molecular‐beam epitaxy
Kohn et al. GaAs enhancement/depletion n-channel MOSFET
US4086501A (en) Planar transferred electron logic device with improved biasing means
Colquhoun et al. Prospects for GaAs MOSFET integration