JPH02237264A - イメージセンサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業」二の利用分野］ 本発明は、画像入力用のイメージセンサに係り、特に、
高密度、高速読み取りｉｉ７能なイメージセンサに関す
る。

［従来の技術］ 画像人力用のイメージセンサに関する従来技術として、
例えは、特開昭５６〜１３８９６３号公報等に記載され
た技術が知られている。

この従来技術によるイメージセンサは、光導電素了を用
いた回路で発生した電圧を変換増幅する手段と、変換増
幅した信号を取り出す７１・リクス配線とから成る光電
検出装百を備えて構成されている。そして、変換増幅手
段は，１〜ランシスタのゲー１・電圧−１・レイン電流
特性を利用する構成であり、また、出力信号を取り出す
手段は、７１−リクス配線を用いて構成されている。さ
らに詳しくいえば、前記従来技術は、増幅用トランジス
タの一方が、逆電流防止用のダイオー１くを介して複数
個共通結線され、他のトランジスタか、複数のイ，」号
出力線に７１・リクス配線されて構成され、このため、
出力信号線相互がクロス配線さＡし、それそれの信号出
力線に画素と同数のクロス配線領域を有するものである
。

［発明が解決しようとする課題］ 前記従来技術は、変換増幅手段として１一ランシスタか
用いられ、１一ランシスタに対するケー１・電圧を入力
信号とし、ドレイン電流を出力として利用するものであ
る。しかし、一般に、Ｉ一ランシスタのゲー１・電圧と
トレイン電流との関係には、リニアリテイか無く、ゲー
）一電圧の変化幅に対して、電流の変化幅が大きく、ま
た、大型基板に層゛膜１・ランジスクを形成する場合、
股厚のばらつきが大きく、ゲー１・電圧−１−レイン電
流特性のばらつきが大きくなる。

このため、前記従来技術は、入力電圧が低い場合に出力
電流か小さく、充分なノイズ対策をとることかできない
場合があり、また、入力電圧が高い場合に出力電流が大
きくなりすぎ、動作できないという問題点があり、しか
も、その出力にぱらつきが生しるという問題点を有する
。

また、前記従来技術は、括弼出力線相互間のクロス領域
が多く、このクロス領域による配線間容量が大きくなっ
て、ノイズの原因となるという問題点を有している。

さらに、前記従来技術は、出力線に読み出しスイッチを
設けると、出力電流の読み出し時に読み出しスイッチに
電流が流れ、この電流による電圧降下により、変換増幅
手段の入カゲー１−＠圧が変動してしまうため、出力線
に読み出しスイッチを設けることができず、読み出しス
イッチを時系列的に動作させて信号を読み出すという動
作をさせろことかてきないという問題点を有する。

前述した従来技術の問題点は、高密度化のため光導電素
子の面積を小さくしたとき、及び高速度化のため電荷蓄
積時間を短くしたときに、特に顕著となる。

本発明の［１的は、前記従来技術の問題点を解法し、入
力電圧に対して直線関係にある電圧の（ｉ（ｒ　”３を
出力でき、かつ、素子間の特性のばらつきを自己補正す
ることができ、さらに、読み取り時に電流が流れないよ
うな電圧変換回路を有し、出力配線間のクロス領域によ
る寄生容量を減少させ、ノイズを低減することのできる
高密度で高速動作可能なイメージセンサを提供すること
にある。

［課題を解決するだめの手段］ 本発明によれば、前記目的は、ホ１・センサ、リセツＩ
−スイッチ、インピータンス変換回路、読み出しスイッ
チ，及び前記リセツｌ〜スイッチと読め出しスイッチと
を制御する信号走査回路を同−基板七に集積化し、前記
インピーダンス変換回路として、入力電圧と出力電圧と
の電圧差か常に一定となるように自己補正できる回路を
用い、このインピータンス変換を高速で暉動するために
、リセツ１−スイッチのオン時間を、読み出しスイッチ
のオン時間より長時間になるようにすることにより達成
される。

また、前記目的は、走査回路を、シフトレジスタ、レベ
ルシフタ及びマルチプレクサにより構成し、リセットス
イッチのオン時間が読み出しスイッチのオン時間より長
くなるように駆動するため、マルチプレクサを、その一
方が１個の出力線を持ち、他方が時分割したパルスを順
次出力する多数の出力線を持つように構成し，リセット
スイッチのリーク電流を低減するために、リセッ１・ス
イッチとして、ケーＩ一・ソース間の電圧が−５ｖ〜］
．　Ｏ　Ｖの範囲内で、そのリーク電流が最小となるよ
うに作成された薄膜トランジスタを用い、さらに、高速
度化のために、走査回路を多数個に分割して構成し、そ
れそれを同時に並列に動作させるように構成することに
より達成される。

［作用コ インピーダンス変換回路は、入力電位と出力電位の電位
差が、Ｉ一ランジスタ特性の基板内のばらつきによらず
、常に−・定となるように自己補正されており、しかも
、入出力間が絶縁さ扛、出力側が常にオン状態になって
おり、低インピーダンスとなっている。従って、出力線
にイ−１加容量があり、電圧読み取り時に充電々流か流
れる場合や、出力線に接続されている読み取りスイッチ
からリーク電流が流れる場合にも、低インピーダンスの
出力側から電流が流れるので、出力電圧に影響をおよぼ
すことを無くすことができる。

また、インピーダンス変換回路を設けたことにより、読
み出しスイッチを設けることが可能となり、シフトレジ
スタを含む走査回路によりこの読み出し回路を旺動可能
となり、出力線間にクロス部分を発生させるマトリク入
出力回路が不要になり、低ノイズ化を図ることができる
。

［実施例］ 以下、本発明によるイメージセンサの実施例を図面によ
り詳細に説明する。

第」図は本発明の第１の実施例の構成を示す回路図であ
る。第１図において、土はホストダイオ−１〜、２は共
通電源線、３はリセットスイッチ、４はリセツ１へ電源
線、５は第１の１一ランジスタ、６は第２の１へランジ
スタ、７は高電位電源線、８は低電位電源線、９はゲー
１・電源線、１０は読み出しスイッチ、１１は信号出力
線、１２はシフｌ−レジスタ、１３はレベルシフタ、１
４はマルチプレクサである。

本発明の第１の実施例によるイメージセンサは、ライン
センサてあり、第１−図に示すように、一次元状に配置
された多数のホ１へダイオード１と、リセットスイッチ
３と、第１及び第２のトランジスタ５，６により構成さ
れるインピーダンス変換回路と、読み出しスイッチ１０
と、シフ１へレジスタ１２、レベルシフタ１３及びマル
チブレクサ１４により構成される信号走査回路とにより
構成され、ホ１・タイオー１・１が非品質シリコンで形
成され、他の回路部分が多結晶シリコンによる薄膜１ヘ
ランシスタにより形成され、これらの全一Ｃが同一基板
上に集積化されて構成される。

第１図において、ポス１−ダイオー１〜１は、そのアノ
ードが共通電源線２に共通に接続され、そのカソードが
、各ホトダイオード１に対応するりセッ１−スイッチ３
に接続されるとともに、各ホ１〜ダイオード１に対応す
るインピーダンス変換回路を構成する第１のｌ−ランジ
スタ５のゲー１・に接続されている。リセツ１−スイッ
チ３は、信号走査回路からの信号により、順次オン状態
となり、このリセットスイッチ３のオン状態で、ホ１〜
ダイオード」のカソードがリセツ１・電源線４に接続さ
れ、ホ１・タイオード１の接合容量は、リセツ１・電源
線４の電圧になるまで充電される。

この状態で，リセツ１〜スイッチ３かオフ状ＴｆＡに制
御され、このとき、ホトタイオード］に光が照射されて
いれば、光電流が流れるため、この光電流に応じて時間
とともに前記接合容量に充電された電荷が放電し、ホ１
−ダイオー１ヘ１のカン−１〜電位が低下する。従って
、一定時間（蓄積１１、１間と呼ふ）後のカソード電位
を検出すれは、ホ１ヘタイオ一１〜］に照射された光量
を求めることができる。

インピーダンス変換回路の第１のトランシスタ５のケー
Ｉ・は、ホＩ・ダイオー１〜１に接続されて入力側を構
成し、そのトレインは、高電位電源線７に接続され、ま
た、そのソースは、第２のトランジスタ６の１・レイン
と、読み出しスイッチ］Ｏを構成するＩ・ランジスタの
１・レインに接続されて出力側を構成している。第２の
トランジスタ６のソースは、低電位電源線８に接続され
、そのゲー１一は、ゲー１・電源線９に接続されており
、そのゲー１・・ソース間には、常に一定の電圧が印加
されている。

一般に、多結晶シリコンで形成した薄膜トランジスタの
電流一電圧特性は、単結晶シリコンで形成したＭｏｓｔ
〜ランジスタと同様な特性を示し、１くレイン電流は、
ケー１〜・ソース間電圧に依存し、＋４レイン・ソース
間電圧には、ある一定の電圧範囲内（飽和領域内）にお
いて依存せず、ドレイン・ソース間電圧が変化しても、
一定電流となる。

また、インピータンス変換Ｆｉｌ路を構成する２個の｝
・ランジスタ５，６を同一・形状で、近接して形成すれ
ば、素子間の特性のばらつきは小さくなり、同一の電流
一電圧特性を得ることができる。

従って、前述の条件が満たされれば、インピーダンス変
換回路を構成する２個の１−ランシスタ５及び６に流れ
る電流は等しくなり、それぞれのケート・ソース間電圧
は等しくなる。すなわち、第１のトランジスタ５のケー
１〜電位を■６，、ソース電位をＶ　ｓ　＋、第２の１
〜ランジスタ６のゲー１・電位をＶ６，、ソース電位を
Ｖ　ｓ　２とすれば、次式か成立する。

Ｖａｎ．　　Ｖｓ＋．＝　ＶＧ２　　Ｖｓ，−−　（　
１−　）ＶＣ＋．＝ＶＳｌ＋　（Ｖａ２−Ｖ．Ｑ２）　
　　　・・　（２）前記（１），（２）式において、ｖ
１．，はケー１一電源線９の電位、Ｖ　ｓ　＝は低電位
電源線８の電位であり、これらは一定である。従って、
（２）式からわかるように、Ｖ　ｓ　Ｉを泪り定すれば
、ポ１−夕゛イオード１のカソード電位である■６エを
求めることかできる。この場合、第１のトランジスタ５
のゲーＩ〜は、出力倶１に対してｒｌｌｆｆｌ　，１１
されているので、出力？との電荷のやりとりは小さく、
高密度化のために、ホ１〜ダイオー１くの而積を小さく
したり、高速化のために蓄積時間を短くして、蓄積電荷
量を小さくしても、外部ノイズによる影響を受けること
なく、Ｖ５■をｉｉｌｌｌ定することができる。

第１のトランジスタ５のソースは、読み出しスイッチ１
０を構成するＩ一ランジスタを介して、イメージ信号出
力線１１に接続されている。従って、前記■８■の測定
は、読み出しスイッチ１０を順欣オン状態とすることに
より、■，、１が信号出力線１１に出力されることによ
り行うことができ、これにより、ホＩ・ダイオー１・１
の電位を間接的に測定することかできる。

イメーシ｛ｉ　”’；−出力線」１に付加容量があり、
この付加容量に充電電流か流れる場合や、イメージ信号
出力線１］に並列に接続さＪした多数の読み，“Ｉ１し
スイッチ］０からのリーク電流が流れる場合，その電流
は、１一ランジスタ５，６に流れる電流が−・部バイパ
スして流れるものであるので、Ｉ一ランシスタ５，６に
充分大きな電流か流れｆ９るようになっていれば、前述
したノイズになる電流の影響を小さくすることができる
。

信号走査回路は、シフトレジスタ］２と、該シフトレジ
スタ１２の出力信号の電圧レベルを」二げ、また、その
反転信号を作るレベルシフター１３と、この信号により
、高電位と低電イ１ンの信号を整形するマルチプレクサ
］４とにより構成されている。

シフＩ−レジスタ１２は、その出力信号の内の１つの信
号のみが高電位になり、この高電位の出力信レ・が左か
ら右に順次移行するように廂動制御され，マルチプレク
サ１４は、このシフＩ・レジスタ］２の出力信号の移動
に伴って、高電位の信号を左から右に順次移行するよう
に制御される。

マルチブレクサ」４からの出力信号線は、読み出しスイ
ッチ１０を構成する１〜ランジスタのゲ１・と、該読み
出しスイッチ１０の１つ左側に位置するりセツＩ−スイ
ッチ３を構成するトランジスタのゲートとに接続されて
いる。このようなマルチブレクサ１３の出力信号線の接
続により、ある１個のホ１・ダイオー１・１のカソード
電圧をｌ１リ定している時間内に、その１つ左側のホト
ダイオー＋：　１　．すなわち、その前のタイミングで
カソーＩ〜電圧の測定か行われたホス１−ダイオーＩ−
１に対するリゼツ１−スイッチをオン状態とし、そのホ
トダイオー１・１の接合容量をリセツ１・電圧まで充電
させることができる。従って、このホ１・タイオー１〜
１のリセツ１・は、１回りセツ１へされた後は、信号走
査回路からの高電位の信号が一廻りして、次にくるまで
行われず、この一廻りの間に、ホ１・ダイオード」は、
その間にυえられる光の量に応してリセッ１・時に接合
容量に充電した電荷を放電することになる。

前述した本発明の第１の実施例によれば、信号走査回路
からの伯号により、一次元状に配列された多数のホ１〜
タイオード１により検出された光量に対応する電圧信号
が、左側のホ１・ダイオードから順次イメージ侶号出力
線に読み出されることになる。そして、この読み出しは
、信号出力線］１か有する付加容量、読み出しスイッチ
に流れる電流等に影響されることなく行われる。

第２図は本発明の第２の実施例の構成を示す回路図、第
３図は第２の実施例におけるマルチブレクサの動作を説
明するタイミングチャーＩ・てあろ５，第２図において
、５０〜５４は高電位電源線、６０〜６４．７０〜７４
はマルチプレクサを構成するＩ一ランジスタ、８０〜８
４はマルチブレクサの出力線であり、他の符号は第１図
の場合と同−である。

第２図に示す本発明の第２の実施例は、リセットスイッ
チ３を構成する１・ランシスタのゲー１−が４個共通に
接続されており、それらが読み出しスイッチ１ｏを構成
する１一ランシスタのゲーＩ・とけ直接接続されておら
すに、マルチブレクザの独立した出力線に接続されてい
る点、及び、マルチブレクサが複数の独立した出力信号
線を備えるように構成されている点で、第１図に示す本
発明の第１の実施例と相違し、その他の点では同様に構
成されている。

第２図に示す本発明の第２の実施例において、マルチプ
レクサ１４は、１ヘランジスタ６０〜６４の１つとトラ
ンジスタ７０〜７４の１つとがそれぞれ直列接続された
５組のトランジスタ対により構成されている。そして、
ｌヘランジスタ６０〜６４のゲーＩ・及び１〜ランジス
タ７０〜７４のゲーｈはそれぞれ共通接続されており、
それぞれ、レベルシフタ１３の出力線５６．５７接続さ
れ、１ヘランジスタ６０〜６４のトレインは、それぞれ
異なる高電位電源線５０〜５４に接続され、ソースには
出力線８０〜８４が接続されている。また、トランジス
タ７０〜７４のソースは、共通の低電位電源線に接続さ
れている。

前述のように構成されるマルチプレクサ１４の動作を第
３図に示すタイミングチャー１・により説明する。

シフ１〜レジスタ１２の出力が高′准位になると、レベ
ルシフタ１３の出力信号線５６は高電位を、出力信号線
５７は低電位を出力する。一方、高電位電源線５０には
、直流の高電位が印加され、高電位電源線５１〜５４に
は、第３図に示すようにタイミンクのすれたパルス電圧
が印加されている。

これらの高電位電源線５］〜５４のパルス電圧は、図示
しない外部電源により制御されている。

レベルシフタ１３の出力信号線５６が高電位になると、
トランジスタ６０がオン状態となり、高電位電源線５０
の電圧が出力線８０に印加されることになるので、出力
線８０には、信号線５６のパルス幅と同−の時間幅の高
電位パルスか出力される。同時に、トランシスタ６１〜
６／ｌもオン状態となるが、電源線５１〜５４にパルス
状の電位か印加されているので、その出力線８１〜８４
には、電源５１〜５４と同−のパルス幅に等しい時間幅
で高電位のパルスか出力される。この例の場合、出力線
８］〜８４には、シフ１・レシスタ１２の出力パルスを
４分割した時間１ｉのパルスが順次出力されることにな
る。すなわち、出力線８１〜８４の出力パルス幅は、出
力線８０の出力パルス中バの］／４になっている。

出力ｍ８０ば、リセットスイッチ３ｋ構成する１一ラン
ジスタの４個のケーＩ一に共通に接続され、出力線８１
〜８４は、前記４個のりセッ［一スイッチ３に接続され
ている４個のホｊ・ダイオードＪの右側に位置する４個
のホ１・ダイオード１に接続される４個の読み出しスイ
ッチ１０を構成する１一ランシスタのゲートのそれそれ
に個別に接続さ才している。従って、４個の読み出して
スイッチ１０が順次オン状態にスイッチされて、ホ１−
ダイオード］の読み出しが行われている期間、その左側
のりセツＩ・スイッチ３は、４個同時にオン状態にされ
ている。すなわち、リセットスイッチ３のオン時間は、
読み出しスイッチのオン時間より長くなっており、この
例では、リセッ１−スイッチ３のオン時間は、読み出し
スイッチのオン時間の４倍となっている。

訟に、前述のように、リセツＩ〜スイッチ３のオン時間
を読み出しスイッチのオン時間より長くすることの利点
について説明する。

｝・ランジスタ５，６により構成されるインピータンス
変換回路の入出力間には、前述した（２）式で示す電位
差が生じる。このインピーダンス変Ｊ％回路を構ｌ戊す
る１〜ランジスタは、多粘品シリコンにより形成した薄
膜１〜ランジスタであり、この１一ランジスタは、しき
い電圧が高いので、インピーダンス変換回路に一定電流
を流すためには、例えば、５〜ＳＶｆｆｉ度の高い電圧
を必要とする，，そして、インピーダンス変換回路の人
力は、リゼツ１〜スイッチ３を構成する１〜ランシスタ
の［ヘレイン電圧である。また、読み出しスイッチ１０
がオン状態になれば、この読み出しスイッチ１０を構成
する１一ランジスタのソース電位と１へレイン電圧とは
同一となる。さらに、リセットスイッチ３を構成するＩ
一ランジスタと読み出しスイッチ１０を構成する＋−ラ
ンジスタとをオン状態にするためのゲーＩ−電圧は、同
一人力信号で動作するマルチブレクサ１４の出力電圧で
あるので等しい電圧値を有する。

従って、ゲー１−・ソース間の電圧についてみると、リ
セツＩ−スイッチ３の電圧が、読み出しスイッチ」Ｏの
電圧より低くなり、リセッ１−スイッチに流れる電流は
、より少ないものとなる１．読み出しスイッチ１０に流
れる電流は、出力信号線１１ｊ９ 及び該出力信号線」１に接続される図示しない電圧４１
リ定回路の入力電圧を、インピーダンス変換回路の出力
電圧と等しくするためのもので、その所要電流は、非常
に小さい。一方、リセツＩ・スイッチ３は、ホ１ヘタイ
オード１の接合容量を充電するための電流が流れるので
、読み出しスイッチ１０より大きな電流が流れることに
なる。

リセツトスイッチ３は、前述のように、ゲート・ソース
間電圧が低くて、しかも，より大きな電流を流す必要か
あるので、スイッチｒ３のオン状態がＪ（いことか必要
である。

従って、本発明の第２の実施例は、リセツＩ・スイッチ
３を、４個同時にオン状態とし、そのオン状態を、読み
出しスイッチのオン状態の時間の４倍とすることにより
、イメージセンサをバランス良く暉動てきるようにして
いる。

また、本発明の第２の実施例は、マルチブレクサを前述
のように構成したことにより、シフ１・レシスタの速度
が低くてもよいという利点を有している１、すなわち、
一般に、多結晶シリコン薄膜Ｉ・ランジスタで形成した
シフ１へレシスタは、それほど高速で動作させることが
できない。これに反して、本発明の第２の実施例におけ
るマルチブレクサ１４の高電位側に与えられるパルスは
、外部電源回路として独立した回路により作成すること
か可能である。従って、本発明の第２の実施例は、この
外部電源によるパルス動作により，シフＩ−レジスタ」
２の出力パノレス中バの１／４のパノレス中冨で、すな
わち、シフトレジスタ１２の鄭動周波数の４倍の周波数
で、ホＩ−ダイオード１の信号の読み取りを行わせるこ
とが可能となり、また、シフトレジスタの段数を、ホ１
・ダイオード１の全数の１７４に減少させることができ
るので、シフトレジスタ１２の一段当りの専有長さを、
ホ［・ダイオーＩ・１の横方向ピッチの４倍まで長くす
ることができ、極端な微細化プロセスを使用することな
く、シフ１・レシスタ回路を構成することができる。

読み出しスイッチ１０のリーク電流は、前述したように
、インピーダンス変換回路により、ホｊ〜ダイオードの
カソード電位に対する影響をほとんと′ｊえないが、リ
セツ１−スイッチ３のリーク電流は、ホ１−タイオー１
〜の光電流発生によるカソーＩ・電位の電圧降ドに対し
て、電荷を補充することになるので、ノイスの原因とな
る。従って、このリセツｉ−スイッチ３のリーク電流は
、ホトタイオー）一の光電流より充分小さくしなければ
ならない。

読み出しスイッチ１０のオフ状態を、該スイッチを構成
するトランシスタのケー１〜・ソース間電圧か○Ｖの条
件で保持させるようにすると、読み出しスイッチ１０と
リセツ１−スイッチとの間には、電圧のレベル差が５〜
８ｖ程度あるので、リセッ１・スイッチ３のオフ状態は
、該スイッチを構成するＩ・ランシスタのゲーＩ・・ソ
ース間電圧−５〜８Ｖて保持されることになる。

−・般に、多結晶シリコン薄膜１一ランジスタのオフ状
態でのリーク電流が最小となる条件は、その１−ランシ
スタのゲー１・・ソース間電圧に依存し、その電圧は、
多結晶シリコン薄膜の形状条件によって異なるが、形成
条件を選択することにより、適当な所望電圧内に入れる
ことができる。例えは、多結晶シリコン薄｝模の膜厚ｋ
７０〜９０ｙ−ｌｍに形成して、１・ランシスタを作成
すると、その［一ランシスタのゲー１・・ソース間電圧
が、−５〜−］ＯＶのときに、そのリーク電流を最小に
することかできる。

従って、本発明の実施例においては、リーク電流が最小
になるゲー１−・ソースｌｔｌＪ電圧が、マイナス側と
なるような前述の条件で、リセッｈスイッチ３を構成す
るトランジスタを形成することにより、リセツ１〜スイ
ッチ３のリーク電流を小さくすることができる。

第２図に示す本発明の第２の実施例は、回路の全てを１
つの半導体基板−１二に作成することが可能であり、そ
の際、シフ１へレジスタ］２を全体で１個として、該シ
フトレジスタ１２を左端から右端まで動作させて、ホ１
−ダイオー１・１の左端から右端まで順次走査して、イ
メージ信号を出力させることが可能である。

また、シフＩ〜レジスタ１２は、途中で切断された多数
のシフ１・レシスタに分割して構成されてもよい。この
場合、シフ１〜レシスタ１２のスター１〜パルスを、分
割されたそれぞれのシフ１へレジスタの先頭に入力し、
複数個のシフ１〜レジスタを同時に並列動作させること
が可能である。そして、この場合には、イメーシ信号出
力線１１もシフ１〜レシスタ」２と同様に切１断じて複
数の出力線とし、その各々に電圧測定回路を接続して、
これらを並列動作させる。

酌述のような構成によれば、シフトレジスタ１２のｌＩ
Ｉｊ動周波数が小さくても、センサ全体としては極めて
高速に動作することか可能である。

前述した本発明の第１及び第２の実施例によるホ１〜タ
イオー１〜を一次元状に配列したイメージセンサは、シ
ー１算機に刻する画像人力、ファクシミリ、テイシタル
コピーＭ′の技術分野に応答可能であるか、画像人力の
方法は、いずれの場合も同・である。

第４図は本発明の応用を示す第３の実施例の描成を示す
フロック図である。第４図において、１　０　．１は絶
縁基板、１．　０　２は基木ユニッＩ・、１０３はスタ
ー）へパルス線、１０４は固定電位の電源線、１０５は
外部電源、１０６はクロックパルス線、］０７はパルス
電源線、１０８はインタフエイス素子、］０９は信号出
力線である。

第４図に示す本発明の第３の実施例は、絶払基板１　０
　］．　Ｊ：に薄膜半導体素子と配線とを形成したもの
で、第２図により説明した回路を持つ基本ユニッ１〜１
０２を複数個隣接して設けて構成さＪしている。それぞ
れの基本ユニツｌ−　１．　０　２のシフ｛・１ノシス
タの先頭には、スターＩ・パルスが同時に六力さ九るよ
うに、スター１ヘパルスｌｆＡＪ○３か接続されている
。外部電源１０５からの固定電位の電源線１０４は、各
基本ユニツｌ−　１　０　２を連結してｆｉｌ．！線さ
れている。同様に、外部インタフエイス素子１　０　８
からのシフ１−レジスタに対するクロックパルス線１０
６及びマルチブレクサに対するパルス電源線１０７は、
各八木ユニッ１−を連結して配線されている。また、各
基本ユニッｈの出力イ、゛１じ線１０９は，それぞれ別
個に引き出され、外部インタフエイス素子１　０　８に
接続されている。

外ｉ″１１Ｘインタフエイス素′：ｉ′−１　０　８は
、走査回路駆動用の信号を発生し、前述の配線１．０３
，１０６，１．　０　７を介して、駆動用信号を各基本
ユニツ１〜１．　０　２に送出し、これらの旺動用信号
のタイミングに合わせて、出力信号線１０９からの出力
電圧をＡＩ）変換器により読み取る，，これにより、外
部インタフエイス素子１０８は、複数め基本ユニツ１−
　１．　０　２で構成されるライン型のイメージセンサ
からの出力信号を読め取ることができる。

外部インクフエイス素子１．　０　８内に備えられるＡ
　Ｄ変換器は、出力信一ゴー線１．　０　９の数と同数
だけ設けて並列に動作させてもよく、また、その入力側
に高速の切り換えスイッチを設けて時系列的に動作させ
てもよい。

また、Ａ　Ｉ）変換器で変換されたデイシタル信号は、
そのまま複数の信号線によりａ１算機等に送出してもよ
く、また、インタフエイス素子＋０８内の紀・１，α素
子に−旦蓄積した後、論理回路により時系列の信７３に
整理した後、ｌｉ１９機等に出力するようにすることも
てきる。

さらに、外部インタフエイス素子内に、各１４１本ユニ
ツ１〜からノイズギャンセル用の規’（”　｛ｉｊ号を
取り出して、比較補正する回路を設けることも可能であ
り、この場合、読み出した｛ｉｊ号に含まれるノイズを
キャンセルすることかできる。

［発明の効果］ 以」二説明したように、本発明によれは、読め出しスイ
ッチを走査回路により升動することができるので、信号
出力線間のクロス領域の寄生容量を小さくすることがで
き、ノイズを低減した、高密度、高速のイメージセンサ
を実現することができる。

また、イ゜ンピータンス変換回路として、人力電圧と出
力電圧との電位差がｊｒ’ｆに一定で、｛・ランシスタ
の特性のぱらつきに依存しない回路を用いているので、
基板内での出力信号のばらつきを小さくてき、照射光量
と出力電圧との間のリニアリテイを良くできるので、照
射光景を正確に検出することができ、個々のホ１〜ダイ
オードに多少のばらつきがある場合にも、シューデイン
ク等による補正を容易に行うことかできる。

さらに、本発明によれば、走査回路の出力側のマルチブ
レクサの出力を、パルス幅の長いものと、パルス軸を短
＜　ｎｌ分割して順次出力する複数のパルスとに分割す
ることにより、リセッ１−スイッチのスイッチオン時間
を、読み出しスイッチのオン時間より長くすることが可
能となり、高速のライン型イメージセンサを実現ずるこ
どがてきる。

また、走査回路内にマルチプレクサを設けることにより
、シフｊ・レシスタの出力信号を時分割して利用するこ
とができるため、シフトレジスタの段数を少なくでき、
極端な微細化プロセスを使用しなくても、高密度化に対
応できるシフトレジスタを構成することかできる。

【図面の簡単な説明】

第１図は本発明の第１の実施例の構成を示す回路図、第
２図は本発明の第２の実施例の構成を示す回路図、第３
図は第２の実施例におけるマルチブレクサの動作を説明
するタイミングチャー１−、第４図は本発明の応用を示
す第３の実施例の構成を示すブロック図である。 １・・・ホ１・ダイオード、２・・・供通電鯨線、；３
リセツ１−スイッチ、４・　リセツｌ−電源線、５・・
・・第１のトランジスタ、６　　第２のトランジスタ、
７，５０〜５４・　・高電位電源線、８低電位電源線、
９・・・　ゲーＩ〜電源線、］０読み出しスイッチ１１
，Ｊ．０９　　・・・信号出力線、１２　　・シフトレ
ジスタ、１３　・・レベルシフタ、１４・・・・マルチ
プレクサ、６０〜６４．，７０〜７４・・　・マルチプ
レクサを構成するトランジスタ、１０１・・・・・絶蒜
基板、１．　０　２　　　基本ユニツｌ−、１０３・・
・・・スター１・パルス線、１０４−・・・固定電位の
電源線、１．　０　５・・・外部電源、１．．　０　６
　　　クロックパルス線、］０７　・・パルス電源線、
１　０　８・・・外部インクフエイス素子。

Claims (1)

1. 【特許請求の範囲】 １、画像情報読み取り用のイメージセンサにおいて、ホ
   トセンサと、リセツトスイッチと、インピーダンス変換
   回路と、読み出しスイッチと、前記リセットスイッチ及
   び読み出しスイッチを制御する信号走査回路とを備え、
   これらを同一基板上に集積化したことを特徴とするイメ
   ージセンサ。 ２、前記インピーダンス変換回路は、該回路の入力電圧
   と出力電圧との差電圧が常に一定となるように自己補正
   できる回路であることを特徴とする特許請求の範囲第１
   項記載のイメージセンサ。 ３、前記リセットスイッチは、該リセットスイッチを構
   成するトランジスタの複数のゲートが共通結線されて同
   時に駆動され、前記読み出しスイッチは、１個づつ順次
   駆動され、リセットスイッチのオン時間が読み出しスイ
   ッチのオン時間より長くなるように動作させることを特
   徴とする特許請求の範囲第１項または第２項記載のイメ
   ージセンサ。 ４、前記リセットスイッチは、ゲート・ソース間電圧が
   −５〜−１０Ｖであるときにリーク電流が最小となるよ
   うに形成された薄膜トランジスタにより構成されること
   を特徴とする特許請求の範囲第１項、第２項または第３
   項記載のイメージセンサ。 ５、前記走査回路は、シフトレジスタと、レベルシフタ
   と、マルチプレクサとにより構成されることを特徴とす
   る特許請求の範囲第１項ないし第４項のうち１項記載の
   イメージセンサ。 ６、前記マルチプレクサは、入力信号であるシフトレジ
   スタの出力信号と同一のパルス幅の信号を出力する出力
   線と、前記パルス幅を時分割した複数のパルスを順次出
   力する複数の出力線とを備えて構成されることを特徴と
   する特許請求の範囲第５項記載のイメージセンサ。 ７、前記走査回路は、複数個に分割して形成され、その
   各々が同時に並列に動作することを特徴とする特許請求
   の範囲第１項ないし第６項のうち１項記載のイメージセ
   ンサ。 ８、入力信号と同一のパルス幅の信号を出力する出力線
   と、前記パルス幅を時分割した複数のパルスを順次出力
   する複数の出力線とを備えて構成されることを特徴とす
   るマルチプレクサ。