JPH02237307A - 適応型波形等化器 - Google Patents
適応型波形等化器Info
- Publication number
- JPH02237307A JPH02237307A JP1058331A JP5833189A JPH02237307A JP H02237307 A JPH02237307 A JP H02237307A JP 1058331 A JP1058331 A JP 1058331A JP 5833189 A JP5833189 A JP 5833189A JP H02237307 A JPH02237307 A JP H02237307A
- Authority
- JP
- Japan
- Prior art keywords
- coefficient
- tap
- circuit
- input
- setting circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Filters That Use Time-Delay Elements (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Digital Magnetic Recording (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、ディジタル磁気記録等で使用されている、パ
ルス波形を整形して歪みを減少させる適応型波形等化器
に関する。
ルス波形を整形して歪みを減少させる適応型波形等化器
に関する。
従来の技術
近年、ＤＡＴ（ディジタルオーディオテープレコーダー
）を始めとした高密度ディジタル磁気記録を行なう機器
が商品化されてきている。このような機器を実現するた
めに、記録媒体から読みだされてくる歪んだ出力波形を
整形してディジタルデー夕を再生する波形等化回路が用
いられている。
）を始めとした高密度ディジタル磁気記録を行なう機器
が商品化されてきている。このような機器を実現するた
めに、記録媒体から読みだされてくる歪んだ出力波形を
整形してディジタルデー夕を再生する波形等化回路が用
いられている。
この波形等化回路にはいろいろな形式のものが用いられ
ているが、よく使用される回路にトランスバーサルフィ
ルタがある。このトランスバーサルフィルタを用いた波
形等化回路で、その特性を自動的に調整するように構成
された、適応型波形等化器について説明する（参考文献
電子通信学会編「ディジタル信号処理」第１１章）。
ているが、よく使用される回路にトランスバーサルフィ
ルタがある。このトランスバーサルフィルタを用いた波
形等化回路で、その特性を自動的に調整するように構成
された、適応型波形等化器について説明する（参考文献
電子通信学会編「ディジタル信号処理」第１１章）。
第６図にこの従来の適応型波形等化器のプロック図を示
す。第６図において、１は入力端子、２は３タップのト
ランスバーサルフィルタ、３は係数設定回路、４は出力
端子である。また、トランスバーザルフィルタ２を構成
する２２は遅延器、２３，２４．２５はタップ係数の乗
算器、２７は遅延信号の加算器である。以下第６図を参
照しながらその動作について説明する。歪んだ入力信号
が入力端子１から入力され、トランスバーサルフィルタ
２で等化された信号が出力端子４から出力される。トラ
ンスバーザルフィルタ２の入力出力信号の関係式は、タ
ップ数を２Ｎ＋１、各タップ係数をＣ Ｉ Ｎ 入力
信号系列をＸ０とすると、Ｙ ｈ ＝ 緊 ＣＢＸｈ−
＋ １＝−Ｎ てある。この入力出力信号を用いて係数設定回路３では
、次の様な演算を行いタップ係数を決める。
す。第６図において、１は入力端子、２は３タップのト
ランスバーサルフィルタ、３は係数設定回路、４は出力
端子である。また、トランスバーザルフィルタ２を構成
する２２は遅延器、２３，２４．２５はタップ係数の乗
算器、２７は遅延信号の加算器である。以下第６図を参
照しながらその動作について説明する。歪んだ入力信号
が入力端子１から入力され、トランスバーサルフィルタ
２で等化された信号が出力端子４から出力される。トラ
ンスバーザルフィルタ２の入力出力信号の関係式は、タ
ップ数を２Ｎ＋１、各タップ係数をＣ Ｉ Ｎ 入力
信号系列をＸ０とすると、Ｙ ｈ ＝ 緊 ＣＢＸｈ−
＋ １＝−Ｎ てある。この入力出力信号を用いて係数設定回路３では
、次の様な演算を行いタップ係数を決める。
所定の基準出力レベルをｄｋとすると、基準出力レベル
とトランスバーサルフィルタ２の出力レベルの二乗誤差
ｅｋ２は、 ｅｋ２＝ （ｄｂ Ｙｋ） ２ でありｅ，を小さくするには、Ｉ《を平均化の回数とし
て、係数誤差信号が になるので、この方向にタップ係数を更新していけば最
終的には基準出力レベルと１・ランスバーザルフィルタ
２の出力レベルの二乗誤差が最小になり、入力信号の変
化に適応した等化特性が得られる。
とトランスバーサルフィルタ２の出力レベルの二乗誤差
ｅｋ２は、 ｅｋ２＝ （ｄｂ Ｙｋ） ２ でありｅ，を小さくするには、Ｉ《を平均化の回数とし
て、係数誤差信号が になるので、この方向にタップ係数を更新していけば最
終的には基準出力レベルと１・ランスバーザルフィルタ
２の出力レベルの二乗誤差が最小になり、入力信号の変
化に適応した等化特性が得られる。
発明が解決しようとする課題
しかしながらこのような従来の適応型波形等化器では、
本来必要でない部分、例えば無入力時の特性に回路が適
応して、適応型波形等化器の伝達特性を変え、通常の伝
達特性とは大きく違った特性が実現されてしまうことが
ある。従って、必要とする信号が入力されたときに適応
型波形等化器の伝達特性を通常の特性に戻すまでの間は
歪んだ波形が出力されて、信号の誤り率が悪化してしま
うという課題があった。
本来必要でない部分、例えば無入力時の特性に回路が適
応して、適応型波形等化器の伝達特性を変え、通常の伝
達特性とは大きく違った特性が実現されてしまうことが
ある。従って、必要とする信号が入力されたときに適応
型波形等化器の伝達特性を通常の特性に戻すまでの間は
歪んだ波形が出力されて、信号の誤り率が悪化してしま
うという課題があった。
本発明は」二記問題点に鑑み、記録媒体の変動や再生回
路の利ｊＧバラツキ等による動作の不安定化を防止して
、より安定で高速に応答する適応型波形等化器を提供す
ることを目的とするものである。
路の利ｊＧバラツキ等による動作の不安定化を防止して
、より安定で高速に応答する適応型波形等化器を提供す
ることを目的とするものである。
課題を解決するための手段
本発明は、」−記問題点を解決するために、係数設定回
路が出力するｎ個のタップ係数を用いて入力信号を等化
するトランスバーサルフィルタと、前記タップ係数の所
定値を記憶する記憶手段と、前記タップ係数が所定の範
囲を越えた場合に係数リセット命令を係数設定回路へ出
力する係数監視回路とを備え、前記係数設定回路は前記
トランスバーサルフィルタの入力及び出力から前記タッ
プ係数を適応的に更新すると共に、前記係数リセット命
令が入力された場合に前記タップ係数を前記記憶手段に
記憶されている所定値とするように構成したものである
。
路が出力するｎ個のタップ係数を用いて入力信号を等化
するトランスバーサルフィルタと、前記タップ係数の所
定値を記憶する記憶手段と、前記タップ係数が所定の範
囲を越えた場合に係数リセット命令を係数設定回路へ出
力する係数監視回路とを備え、前記係数設定回路は前記
トランスバーサルフィルタの入力及び出力から前記タッ
プ係数を適応的に更新すると共に、前記係数リセット命
令が入力された場合に前記タップ係数を前記記憶手段に
記憶されている所定値とするように構成したものである
。
また、前記係数監視回路の係数リセッ１・命令を入力と
し、前記係数設定回路に対し所定時間タップ係数の更新
を中止させる係数更新中断命令を出力する中断回路を備
えたものである。
し、前記係数設定回路に対し所定時間タップ係数の更新
を中止させる係数更新中断命令を出力する中断回路を備
えたものである。
作用
本発明は上記した構成により、無入力時にタップ係数が
異常な値に更新されると、係数監視回路はタップ係数が
所定の範囲を超えたことを検出し、タップ係数を所定値
に設定する。ここで所定値として、必要とする信号が入
力されたときにタップ係数が収束する値を選べば、適応
型波形等化器の伝達特性は通常の特性を保ち、更新動作
を所定の範囲に限定して動作の不安定化を防止できる。
異常な値に更新されると、係数監視回路はタップ係数が
所定の範囲を超えたことを検出し、タップ係数を所定値
に設定する。ここで所定値として、必要とする信号が入
力されたときにタップ係数が収束する値を選べば、適応
型波形等化器の伝達特性は通常の特性を保ち、更新動作
を所定の範囲に限定して動作の不安定化を防止できる。
実施例
第１図は本発明の１実施例の適応型波形等化器を示すブ
ロック図であり、３タップのものをＤＡＴ等の記録再生
装置に応用した例である。第１図において、５は係数監
視回路、６は記憶手段である。なお、１〜４は第５図と
同様であるのでその説明は省略する。以下、第１図を参
照しながらその動作について説明する。記録媒体より再
生された信号が入力端子１に入力される。入力端子１に
入力された再生信号は、ｌ−ランスバーサルフィルタ２
と係数設定回路３に入力される。またこの時、係数監視
回路５には係数設定回路３から各タップのタップ係数が
入力されている。通常め再生状態では、正常な再生信号
が入力されており、タップ係数が所定の範囲内に設定さ
れているので係数監視回路５は特別な動作は行なわず、
係数設定回路３は独立に動作している形になっている。
ロック図であり、３タップのものをＤＡＴ等の記録再生
装置に応用した例である。第１図において、５は係数監
視回路、６は記憶手段である。なお、１〜４は第５図と
同様であるのでその説明は省略する。以下、第１図を参
照しながらその動作について説明する。記録媒体より再
生された信号が入力端子１に入力される。入力端子１に
入力された再生信号は、ｌ−ランスバーサルフィルタ２
と係数設定回路３に入力される。またこの時、係数監視
回路５には係数設定回路３から各タップのタップ係数が
入力されている。通常め再生状態では、正常な再生信号
が入力されており、タップ係数が所定の範囲内に設定さ
れているので係数監視回路５は特別な動作は行なわず、
係数設定回路３は独立に動作している形になっている。
しかし、ＤＡＴのような記録再生装置においては、記録
媒体が静止している状態から実際に再生状態になり、正
常な再生信号が出力されるまでに過渡的な状態が発生す
る。この過渡状態での再生信号は通常再生時と比較して
周波数特性等が異常に変動しているため、タップ係数は
通常再生時とは異なった値に更新されていく。そして、
タップ係数が所定の範囲を越える状態になると、係数監
視回路５は係数設定回路３に係数リセット命令を出力す
る。係数設定回路３では、この係数リセット命令により
３つのタップ全てのタップ係数を記憶手段に記憶されて
いた所定値に設定する。記憶手段としては、外部から値
を与えることが可能なレジスタ、あるいは適当な固定値
を実現する簡単な回路で構成する。適応型波形等化器は
この所定値より再び更新動作を継続する。過渡的な状態
が終わり正常な再生信号に戻るまで、以上の動作が繰り
返される。
媒体が静止している状態から実際に再生状態になり、正
常な再生信号が出力されるまでに過渡的な状態が発生す
る。この過渡状態での再生信号は通常再生時と比較して
周波数特性等が異常に変動しているため、タップ係数は
通常再生時とは異なった値に更新されていく。そして、
タップ係数が所定の範囲を越える状態になると、係数監
視回路５は係数設定回路３に係数リセット命令を出力す
る。係数設定回路３では、この係数リセット命令により
３つのタップ全てのタップ係数を記憶手段に記憶されて
いた所定値に設定する。記憶手段としては、外部から値
を与えることが可能なレジスタ、あるいは適当な固定値
を実現する簡単な回路で構成する。適応型波形等化器は
この所定値より再び更新動作を継続する。過渡的な状態
が終わり正常な再生信号に戻るまで、以上の動作が繰り
返される。
過渡的な状態が終わり再生信号が正常な信号に戻ると、
タップ係数は最適値に収束する。
タップ係数は最適値に収束する。
ここで、所定値としてタップ係数が収束すると予想され
る値を選べば、通常の再生状態に復帰するのに余分な時
間がかかることはない。
る値を選べば、通常の再生状態に復帰するのに余分な時
間がかかることはない。
係数監視回路５の回路構成例としてトランスバーサルフ
ィルタのタップ数が３の場合のブロック図を第２図に示
す。第２図において、２０１，２０２，２０３には、各
々トランスバーサルフィルタのタップ１， ２．
３のタップ係数が入力され、比較器１０１，１０２，１
０３で各タップに対応した比較回路の基準を定めている
範囲設定回路１０４，１０５，１０６による設定値′と
比較される。
ィルタのタップ数が３の場合のブロック図を第２図に示
す。第２図において、２０１，２０２，２０３には、各
々トランスバーサルフィルタのタップ１， ２．
３のタップ係数が入力され、比較器１０１，１０２，１
０３で各タップに対応した比較回路の基準を定めている
範囲設定回路１０４，１０５，１０６による設定値′と
比較される。
これらの比較器群の出力から係数リセット命令を発生す
るのがデコード回路１０７であり、２０４が係数リセッ
ト命令の出力である。デコード回路１０７では比較器群
の出力のうち１つあるいは複数のタップで所定の設定範
囲を越えた場合にのみ係数リセット命令を出力するよう
に構成すればよい。
るのがデコード回路１０７であり、２０４が係数リセッ
ト命令の出力である。デコード回路１０７では比較器群
の出力のうち１つあるいは複数のタップで所定の設定範
囲を越えた場合にのみ係数リセット命令を出力するよう
に構成すればよい。
次に、第３図は本発明の他の実施例の適応型波形等化器
を示すブロック図であり、３タップのものをＤＡＴ等の
記録再生装置に応用した例である。
を示すブロック図であり、３タップのものをＤＡＴ等の
記録再生装置に応用した例である。
第３図において、７は中断回路である。また、１〜６は
第１図と同様であるのでその説明は省略する。第１図の
場合と同様に、通常の再生状態では係数設定回路３は独
立に動作している。しかし、過渡状態の異常な再生信号
が入力されタップ係数が所定の範囲を越える状態になる
と、係数監視回路５は係数設定回路３及び中断回路７へ
係数リセット命令を出力する。中断回路７は係数リセッ
ト命令を受けて所定時間、係数更新中断命令を係数設定
回路３に出力する。よって、係数設定回路３では係数リ
セット命令により全てのタップ係数を記憶手段６に記憶
されていた所定値に設定し、その直後係数更新中断命令
により全てのタップ係数の更新を所定時間中断する。
第１図と同様であるのでその説明は省略する。第１図の
場合と同様に、通常の再生状態では係数設定回路３は独
立に動作している。しかし、過渡状態の異常な再生信号
が入力されタップ係数が所定の範囲を越える状態になる
と、係数監視回路５は係数設定回路３及び中断回路７へ
係数リセット命令を出力する。中断回路７は係数リセッ
ト命令を受けて所定時間、係数更新中断命令を係数設定
回路３に出力する。よって、係数設定回路３では係数リ
セット命令により全てのタップ係数を記憶手段６に記憶
されていた所定値に設定し、その直後係数更新中断命令
により全てのタップ係数の更新を所定時間中断する。
所定時間としては、過渡状態が終わるまでの時間以上を
選ぶ。すなわち、係数リセット命令から適当な時間が経
れば異常な再生信号は終了するので、その間、タップ係
数の更新を中断させる。そして正常な再生信号に戻った
後、タップ係数は所定値より更新されてタップ係数は最
適値に収束する。
選ぶ。すなわち、係数リセット命令から適当な時間が経
れば異常な再生信号は終了するので、その間、タップ係
数の更新を中断させる。そして正常な再生信号に戻った
後、タップ係数は所定値より更新されてタップ係数は最
適値に収束する。
中断回路７の具体例を第４図に示す。
今、係数リセット命令及び係数更新中断命令は共に１ビ
ットの信号であり、係数設定回路３は係数リセット命令
の立ち下がりエッジでタップ係数を所定値に設定し、係
数更新中断命令のＨ区間でタップ係数の更新を停止する
ものとする。また、両命令の優先順位としては、係数リ
セット命令が優先とする。
ットの信号であり、係数設定回路３は係数リセット命令
の立ち下がりエッジでタップ係数を所定値に設定し、係
数更新中断命令のＨ区間でタップ係数の更新を停止する
ものとする。また、両命令の優先順位としては、係数リ
セット命令が優先とする。
入力端子５１に与えられた係数リセット命令の立ち下り
エッジでトリガされ、単安定正帰還発振器５２により定
められた時間だけＨ区間を有する係数更新中断信号とし
て出力端子５３から出力される。係数リセット命令と係
数更新中断命令の時間関係を第５図に示す。これにより
、単安定正帰還発振器で定めた時間（Ｔ＝０．７ＲＣ）
だけタップ係数の更新を中断する中断回路を実現できる
。
エッジでトリガされ、単安定正帰還発振器５２により定
められた時間だけＨ区間を有する係数更新中断信号とし
て出力端子５３から出力される。係数リセット命令と係
数更新中断命令の時間関係を第５図に示す。これにより
、単安定正帰還発振器で定めた時間（Ｔ＝０．７ＲＣ）
だけタップ係数の更新を中断する中断回路を実現できる
。
以」二説明した例はトランスバーサルフィルタが３タッ
プで構成されたものであるが、タップ数がいくらであっ
ても、構成可能である。また、係数更新回路は係数リセ
ット命令が入力されたとき全てのタップ係数ではなく、
ひとつあるいは任意の複数のタップ係数を所定値に設定
するようにしても、メインタップ（トランスバーザルフ
ィルタのタップの内、主信号が通過するタップ。タップ
係数の絶対値が最も大きいタップ。）が確定するように
設定すれば、タップ係数が発散する事なく確実に最適値
に収束するので、同様の効果が期待できる。
プで構成されたものであるが、タップ数がいくらであっ
ても、構成可能である。また、係数更新回路は係数リセ
ット命令が入力されたとき全てのタップ係数ではなく、
ひとつあるいは任意の複数のタップ係数を所定値に設定
するようにしても、メインタップ（トランスバーザルフ
ィルタのタップの内、主信号が通過するタップ。タップ
係数の絶対値が最も大きいタップ。）が確定するように
設定すれば、タップ係数が発散する事なく確実に最適値
に収束するので、同様の効果が期待できる。
発明の効果
以」二述べてきたように、本発明によれば、係数監視回
路により係数設定回路のタップ係数を監視して、タップ
係数が所定の範囲を越えたら記憶手段の所定値を設定す
るようにし、さらには中断回路で係数設定回路の動作再
開を一定期間中断するようにしたため、簡単な回路構成
で応答性かよく、安定性の高い適応型波形等化器を実現
でき、実用上きわめて有用である。
路により係数設定回路のタップ係数を監視して、タップ
係数が所定の範囲を越えたら記憶手段の所定値を設定す
るようにし、さらには中断回路で係数設定回路の動作再
開を一定期間中断するようにしたため、簡単な回路構成
で応答性かよく、安定性の高い適応型波形等化器を実現
でき、実用上きわめて有用である。
第１図は本発明の一実施例における適応型波形等化器の
ブロック図、第２図は第１図における係数監視回路の例
を示すブロック図、第３図は本発明の他の実施例の適応
型波形等化器のブロック図、第４図は第３図における中
断回路の例を示すブロック図、第５図は第４図における
タイミングチャート、第６図は従来の適応型波形等化器
の一例を示すブロック図である。 １・・・入力端子、 ２・・・トランスバーザルフィ
ルタ、 ３・・・係数設定回路、 ４・・・出力端
子、５・・・係数監視回路、 ６・・・記憶手段、
７・・・中断回路。 代理人の氏名 弁理士 粟野 重孝 はか１名Ｉ１ 第 図 ？θ４
ブロック図、第２図は第１図における係数監視回路の例
を示すブロック図、第３図は本発明の他の実施例の適応
型波形等化器のブロック図、第４図は第３図における中
断回路の例を示すブロック図、第５図は第４図における
タイミングチャート、第６図は従来の適応型波形等化器
の一例を示すブロック図である。 １・・・入力端子、 ２・・・トランスバーザルフィ
ルタ、 ３・・・係数設定回路、 ４・・・出力端
子、５・・・係数監視回路、 ６・・・記憶手段、
７・・・中断回路。 代理人の氏名 弁理士 粟野 重孝 はか１名Ｉ１ 第 図 ？θ４
Claims (2)
- （１）係数設定回路が出力するｎ個のタップ係数を用い
て入力信号を等化するトランスバーサルフィルタと、前
記タップ係数の所定値を記憶する記憶手段と、前記タッ
プ係数が所定の範囲を越えた場合に係数リセット命令を
係数設定回路へ出力する係数監視回路とを備え、前記係
数設定回路は前記トランスバーサルフィルタの入力及び
出力から前記タップ係数を適応的に更新すると共に、前
記係数リセット命令が入力された場合に前記タップ係数
を前記記憶手段に記憶されている所定値とすることを特
徴とする適応型波形等化器。 - （２）記係数監視回路の係数リセット命令を入力とし、
係数設定回路に対し所定時間タップ係数の更新を中止さ
せる係数更新中断命令を出力する中断回路を備えたこと
を特徴とする請求項１項記載の適応型波形等化器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1058331A JPH02237307A (ja) | 1989-03-10 | 1989-03-10 | 適応型波形等化器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1058331A JPH02237307A (ja) | 1989-03-10 | 1989-03-10 | 適応型波形等化器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02237307A true JPH02237307A (ja) | 1990-09-19 |
Family
ID=13081323
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1058331A Pending JPH02237307A (ja) | 1989-03-10 | 1989-03-10 | 適応型波形等化器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02237307A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05152900A (ja) * | 1991-05-31 | 1993-06-18 | Internatl Business Mach Corp <Ibm> | 適応等化システム、入力信号等化方法及びｄｃｅ |
| US5483552A (en) * | 1992-10-27 | 1996-01-09 | Matsushita Electric Industrial Co., Ltd. | Adaptive equalizing apparatus for controlling the input signal level of quantized feedback |
| EP0831478B1 (en) * | 1996-09-24 | 2003-11-19 | Hewlett-Packard Company, A Delaware Corporation | Data processing apparatus and methods |
| WO2008029532A1 (en) * | 2006-09-05 | 2008-03-13 | Panasonic Corporation | Reproduced signal processing apparatus |
| US7394735B2 (en) | 2002-05-21 | 2008-07-01 | Samsung Electronics Co., Ltd. | Apparatus and method of updating filter tap coefficients of an equalizer |
-
1989
- 1989-03-10 JP JP1058331A patent/JPH02237307A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05152900A (ja) * | 1991-05-31 | 1993-06-18 | Internatl Business Mach Corp <Ibm> | 適応等化システム、入力信号等化方法及びｄｃｅ |
| US5483552A (en) * | 1992-10-27 | 1996-01-09 | Matsushita Electric Industrial Co., Ltd. | Adaptive equalizing apparatus for controlling the input signal level of quantized feedback |
| EP0831478B1 (en) * | 1996-09-24 | 2003-11-19 | Hewlett-Packard Company, A Delaware Corporation | Data processing apparatus and methods |
| US7394735B2 (en) | 2002-05-21 | 2008-07-01 | Samsung Electronics Co., Ltd. | Apparatus and method of updating filter tap coefficients of an equalizer |
| KR100878524B1 (ko) * | 2002-05-21 | 2009-01-13 | 삼성전자주식회사 | 등화기의 필터 탭계수 갱신 장치 및 갱신 방법 |
| WO2008029532A1 (en) * | 2006-09-05 | 2008-03-13 | Panasonic Corporation | Reproduced signal processing apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5132988A (en) | Adaptive decision feedback equalizer apparatus for processing information stored on digital storage media | |
| WO1992010029A1 (en) | Adaptive decision feedback equalizer apparatus for processing information stored on digital storage media | |
| JP2005276412A (ja) | 動的な等化器最適化を行うための装置 | |
| JPH09245435A (ja) | データ再生装置 | |
| JPH02237307A (ja) | 適応型波形等化器 | |
| JPWO1999039334A1 (ja) | 判定帰還等化における誤り伝搬抑制方法及び、これを用いた磁気再生回路 | |
| US7362957B2 (en) | Reproducing apparatus | |
| Abbott et al. | Timing recovery for adaptive decision feedback equalization of the magnetic storage channel | |
| US6222879B1 (en) | Self contained equalization method and apparatus | |
| CN100489989C (zh) | 用于高密度光盘再现装置的均衡器及其均衡方法 | |
| JPH01279617A (ja) | 自動等化回路 | |
| JPH03274818A (ja) | 自動等化回路 | |
| JP3104333B2 (ja) | 磁気再生装置 | |
| JP2005135562A (ja) | データ再生装置 | |
| JPH0946275A (ja) | 適応型波形等化器 | |
| JPH0548522B2 (ja) | ||
| JP3428360B2 (ja) | 波形等化回路 | |
| JPH05128729A (ja) | 磁気再生装置 | |
| JPH03177106A (ja) | 適応型波形等化器 | |
| JP3428359B2 (ja) | 波形等化回路 | |
| JPS63177363A (ja) | 波形等化回路 | |
| JPH08106602A (ja) | 再生装置 | |
| JP3638801B2 (ja) | デジタル信号再生装置 | |
| JPH09320198A (ja) | 等化器およびこれを備えた再生信号処理回路、記録再生装置 | |
| JP3689919B2 (ja) | 信号再生装置 |