JPH02238511A - タイマ動作方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ．産業上の利用分野 本発明は、電子データ処理装置のタイマを動作させる方
法に関する。この方法では、少なくとも１つのタイマ・
レジスタの内容が、所定の時間増分による１更新サイク
ルの間に１度更新され、前記更新サイクルは、電子デー
タ処理装置の動作サイクルを所定の数だけ含む。

Ｂ．従来の技術及びその課題 通常、電子データ処理装置中では、複数のタイマが、時
刻を示したり、始まりから終わりまでの所定の時間間隔
をカウントしたり、様々な時間関数を実時間と比較する
など様々な目的で実施されている。

この目的のために、特別に適合された発振器を含む特殊
なクロツク回路を設けるよりも、とにかく利用可能な電
子データ装置の動作サイクルを利用しようとするのが普
通である。しかし、データ処理装置の動作サイクルまた
はクロック・サイクルに基づいてこうしたタイマを動作
させるには、タイマの更新に使用される時間増分がデー
タ処理装置の動作サイクル時間の所定の倍数であること
が必要である。たとえば、タイマが更新される時間増分
が１マイクロ秒である場合、ちょうど１マイクロ秒毎に
整数個の動作サイクルが繰り返し発生しなければならな
い。この整数は、更新信号をつくるために動作サイクル
が発生する回数に等しい。そうしなければ、更新が不正
確となる。時間増分が１マイクロ秒で、更新には１０動
作サイクルが必要な場合、動作サイクル時間がちょうど
１００ナノ秒である場合にのみ、この更新は正確に機能
できる。

しかし、いくつかの理由で、タイマの更新に適したこう
した正確な関係が常に得られるとは限らない。プロセッ
サまたはその基本クロック生成発振器あるいはその両方
が満たすべき特定の要件の結果として、プロセッサの動
作サイクル時間は、「奇数」値をもつ場合があるが、そ
の値からは、ある整数と乗算されるだけでは適切な時間
増分が誘導できない。動作サイクル時間は、たとえば、
９９ナノ秒または３６ナノ秒である。したがって、ちょ
うど１マイクロ秒または他の適切な値の時間増分で終わ
るためには、別の方法が必要である。

また、動作サイクル時間を変更することが望ましく、な
おかつタイマ実施態様がこうした変更に合わせて容易に
調整できることが望ましい状況が、たとえば、電子デー
タ処理装置の開発中または様々な使用の際に起こること
がある。

Ｃ．課題を解決するための手段 したがって、本発明の目的は、様々な動作サイクル時間
に合わせて容易に調整できるような、前記の型式のタイ
マを動作させる方法を提供することである。具体的には
、このタイマは、広い範囲の様々な動作サイクルに適合
するよう容易にプログラミング可能なものであるべきで
ある。

前記の目的は、各更新サイクル中に、調整レジスタの内
容が１ビット位置ずつシフトされて循環され、そしてこ
の調整レジスタの特定の位置のビット値が所定のビット
値をもつ待機ビットを示す場合には、１つの更新サイク
ル中のタイマ・レジスタの実際の更新が省略されるよう
にすることによって満たされる。

本発明をさらに改良した態様は実施態様に定義されてい
る。

したがって、本発明は、単に、各更新サイクル中にその
内容がシフトされて循環される調整レジスタの検査を、
一連の更新サイクル中に組み込み、特定のビット位置に
ある特定のビット値、たとえばその一番左の位置の“１
゛に応答して、特定の更新動作の実行または削除を制御
するものである。

たとえば、特定の更新サイクル中に、調整レジスタ中で
１のビット値が見つかった場合、これは、次のまたは同
時の更新サイクルが「待機」サイクルであることを示す
ように定義することができる。

待機サイクルとは、その間にある時間調整、すなわち１
更新サイクルの期間と同じ時間調整を行なうために、実
際の更新が省略されるサイクルである。前記の例では、
使用される時間増分が１マイクロ秒であり、１つの更新
サイクルに必要な動作サイクルの数が１０である場合、
動作サイクルが１００ナノ秒ではなくて９９ナノ秒であ
れば、調整が必要である。１つの更新サイクルに１０動
作サイクルが必要なので、各更新サイクル中に発生する
累積誤差は１０ナノ秒となる。一方、１０動作サイクル
を必要とする１更新サイクルは、その持続時間が１０Ｘ
９９ナノ秒＝９９０ナノ秒である。したがって、９９更
新サイクルが「正常に」実行されて、次の１つの更新サ
イクル中に実際の更新が省略された場合、１００更新サ
イクル後には実際の経過時間は（９９＋１）Ｘ９９０ナ
ノ秒＝９９マイクロ秒となる。これは、１マイクロ秒の
増分の更新を、（９９＋１）回ではなく９９回含み、１
「待機」サイクル中に更新動作が省略されす、それぞれ
１００ナノ秒の１０動作サイクル時間を要する９９更新
サイクルの場合とちょうど同じである。

したがって、ある長さの時間にわたって、更新サイクル
中の所定サイクルの間に更新の実行を適切に省略するこ
とにより、調整を達成できることが容易に理解できる。

しかも、調整間で累積する可能性のある最大時間誤差は
、タイマの更新に使用される時間増分よりも常に小さい
。さらに、特定のサイクル中に更新を実行するかそれと
も省略するかの制御は、調整レジスタの特定の位置にあ
るビットの値に依存するので、様々な状況に合わせて調
整が容易にプログラミングできる。

Ｄ．実施例 第１図を参照すると、アレイ１は４つのタイマＴ１、Ｔ
２、Ｔ３、Ｔ４を含む。アレイ１はさらに、調整レジス
タＡＤＪを含む。タイマは、様々な機能、たとえば、時
刻、時間間隔のカウント、ＣＰＵタイマ機能、クロック
比較機能などを有することがある。タイマＴ１〜Ｔ４は
、レジスタによって実施される。これらのレジスタはそ
れぞれ、１更新サイクル中に１回更新される。たとえば
、タイマが時刻を示す場合、各更新サイクル中に１回、
すなわち各更新サイクル時間Ｔ．後に’ｔＴｕに対応す
る時間増分が特定のタイマ・レジスタの内容に加えられ
る。第１図では、この更新をループのステップ”＋１′
１の記号で示す。更新サイクルの持続時間に対応する時
間増分が動作サイクル時間ｔｃから生成される場合、そ
れは、更新サイクル毎にタイマ・レジスタに加えられる
時間増分に容易に関係づけることができる値をもつべき
である。言い替えれば、タイマ・レジスタに加えられる
時間増分がたとえば１で、実際には１マイクロ秒である
場合、更新サイクル時間Ｔ．も１マイクロ秒であること
が必要である。これは、Ｔｕが動作サイクル時間の倍数
である場合、すなわちＴｕが（ｎ．ＸＴ．）に等しい場
合（ただしｎ．は整数）、容易に実現できる。この状況
を第２図に示す。この場合、更新サイクルが１０動作サ
イクルを含み、各動作サイクル時間が１００ナノ秒であ
り、したがって更新サイクル時間はＴ．＝　１　０　Ｘ
１００ナノ秒＝ｉｏｏｏナノ秒、すなわち１マイクロ秒
になる。この例で、１つの更新サイクルに１０動作サイ
クルが含まれているのは、５つのレジスタすなわち、レ
ジスタＴ１、Ｔ２、Ｔ３、Ｔ４及びＡＤＪの１回の読取
り及び１回の書込み動作が１つの更新サイクルの間に必
要なためである。

ＡＤＪの機能については後で説明する。これらの関係が
成立する場合、調整は不要である。調整レジスタＡＤＪ
は実際に不要となるはずである。

しかし、他の理由で、先に説明したようにプロセッサ動
作サイクル時間ｔ。が「奇数」値をとることがある。た
とえばＮ　ｔｃがｔｃ・＝９９ナノ秒に等しいと仮定す
る。すなわち、１ｏ動作サイクル後に累積される更新時
間増分はＴ．・＝１０×９９ナノ秒＝９９０ナノ秒とな
り、したがって１更新サイクル当りの誤差はΔＴ＝　（
Ｔ．−Ｔ．・）＝１０ナノ秒となる。

調整を行なわなければ、９９ナノ秒の動作サイクルを１
０個含む更新サイクルが９９回経過した後には、この誤
差は累積されて、次のような合計誤差になる。

ＡＴｔｏｔａ＋＝　　ΣΔＴ　　＝　　９９Ｘ１０−１
−／秒＝９９０ナノ秒これは実際には１更新サイクル時
間Ｔｕに等しい。

したがって、前記の例では、それぞれ１更新動作を含む
更新サイクルが９９回通過した後に、次の１つの更新サ
イクル中に更新が省略される場合、この誤差を除去する
ための調整が実現されることが明らかである。これは、
下記の合計時間の後で実際には９９回の更新が行なわれ
ることを意味している。

Ｔ７０ｔ＝＋　＝　（９　９＋１）　ＸＴ．・＝　１　
０　０Ｘ９　９　０ナノ秒＝９９０００ナノ秒＝９９マ
イクロ秒 それぞれ１マイクロ秒に相当する９９の時間増分が、実
際には９９回ではなく１００回の更新サイクルに等しい
時間中に特定のタイマ・レジスタに加えられるので、１
つの更新サイクルの中に更新が省略される場合、完全な
精度を回復するための調整が１００更新サイクル後に行
なわれることになる。この調整は、調整レジスタＡＤＪ
の内容によって制御される。

前記の例で、調整レジスタＡＤＪが１００ビットの調整
パターン・フィールドを有し、その一番左のビットが１
で、他のビットはすべてゼロであると仮定する。このレ
ジスタの内容が各更新サイクル中に１位置ずつ左にシフ
トされ、そのレジスタからシフトされた一番左のビット
がそのレジスタの一番右の位置に再び書き込まれる場合
、つまり、調整レジスタＡＤＪの内容が各更新サイクル
中にシフトされて循環する場合、値１をもつある特定の
ビットは１００回目の更新サイクル毎に調−１０＝ 整パターン・フィールドの一番左の位置に再び現れるこ
とになる。したがって、調整レジスタＡＤＪのこの特定
の位置のビットの値″１′を使って、調整プロセスを制
御することができる。前記の例で、調整が省略される場
合、すなわち゛１“が調整レジスタＡＤＪの一番左の位
置に現れる場合、これは１００更新サイクルに１回発生
して、正確な調整が実行される。値“゜１“をもつビッ
トを「待機」ビットと呼ぶことができる。このシフト及
び循環動作は、第１図では、ループ中のブロック“左へ
１シフト（ＳＨＩＦＴ　　ＬＥＦＴＩ）“で示す。

調整レジスタＡＤＪの内容はプログラミング可能なので
、更新サイクル中の特定サイクルでの更新動作の省略の
制御を、様々な要件を満たすようにプログラミングする
ことができる。たとえば、動作サイクル時間ｔｃが３６
ナノ秒である場合、１０動作サイクルから成る１更新サ
イクル中に発生する誤差は、１更新サイクル当り、次の
値になる。

ΔＴ＝Ｔ．−Ｔ．．＝１０００−（１０Ｘ３６）＝６４
０ナノ秒３６更新サイクル中の全累積誤差は下記のよう
になる。

ΔＴｔｏｔ−＋＝３ＥｆＸ６４０＝２３０４０ナノ秒＝
２３．０４マイクロ秒 しかし、Ｔ．．＝３６０ナノ秒の更新サイクルが更新動
作の実際の実行毎に１回ずつ３６回発生する間に、さら
に実際には更新が省略される更新サイクルがブロックま
たは分散した形で６４回挿入される場合、それぞれ１マ
イクロ秒に相当する増分の更新が３６回行なわれるはず
の合計時間は、更新が抑制されるため「待機」サイクル
となる６４回の更新サイクルを含めて、次のようになる
。

Ｔｔ。ｔ−＋＝　（３Ｅ３＋６４）ｘＴｕ’＝１００Ｘ
３６０ナノ秒＝３６マイクロ秒 これは、完全な調整が行なわれていることを意味する。

この場合の調整レジスタＡＤＪの１００ビットの調整フ
ィールドは、２５ビットのブロック４個から構成するこ
とができる。各ブロックは、値１をもつ１６個の待機ビ
ットと値０をもつ９個のビットを含むことになる。各ブ
ロックにおけるビット分布は、たとえば以下のようにな
る。

０１１０１０１１０１０１１０１１０１１０１１０１１
　．このブロックが、４回繰り返されて、調整レジスタ
ＡＤＪにおける１００ビットの全調整パターンが６４個
の待機ビット“１“を含む、すなわち１００回の「更新
」サイクルというより大きなフレーム内で、６４サイク
ルで実際の更新が省略されるようになる。厳格に言うと
、それらのサイクルはもはや「更新」サイクルではない
。しかし、話を簡単にするために、この名称をそのまま
使用し、更新が実際に実行される更新サイクルと、更新
が省略される更新サイクルを区別することにする。３６
の更新サイクル中では、通常通り更新が実行される。更
新サイクル時間Ｔ．・＝３６０ナノ秒を要する待機ビッ
トが２つだけ前記の２５ビット・ブロック中で連続して
配列されているので、ｔｃ・＝３６ナノ秒の動作サイク
ル中の最大誤差は下記のようになる。

一１３ したがって、最大誤差は１マイクロ秒の解像度より小さ
い。

正確な調整が得られた後の時間間隔は、前記に示す２５
ビット・ブロックの持続時間、すなわち、２５Ｘ３６０
ナノ秒＝９．０マイクロ秒に等しい。

（レジスタＡＤＪ内の）調整パターン中の制御ビットの
数は、調整を引き起こす１更新サイクル当りの最小誤差
に応じて変わる。これは、望ましい動作サイクル時間ｔ
。と実際の動作サイクル時間ｔｃ・の差、（ｔｃ−ｔｃ
・）ナノ秒の最小値である。前記の例では、１更新サイ
クル周期Ｔ．当りの誤差はΔＴ＝１０ナノ秒であった。

それは、１更新サイクル当り１０動作サイクル中に１ナ
ノ秒の動作サイクル時間誤差（１００ではなく９９）が
発生するためである。タイマＴ１〜Ｔ４の時間増分Ｔｕ
は１マイクロ秒＝１０００ナノ秒であった。したがって
、調整パターン中の必要な制御ビットの数ｐは、次のよ
うになるはずである。

調整の細分性とは、調整できる最小の可能な実際の動作
サイクル時間ｔ。であると定義することができる。前記
の例では、望ましい更新時間増分はＴ．＝１０００ナノ
秒であり、調整ビットの数ｐｏは１００であり、１更新
サイクル当りの動作サイクルの数ｎｕは１０てあるので
、その細分性は１ナノ秒である。これは、調整によって
保護できる最小の可能な実際のサイクル時間ｔｅ’が１
ナノ秒であることを意味している。

前記の例では、１００個の制御ビットが必要であること
がわかった。したがって、１００更新サイクル中に、１
つの正常な更新サイクルの後に最高で９９個の待機ビッ
トを含むことができる。

実際のタイマとアレイ幅に合わせるために、調整レジス
タＡＤＪの内容を、たとえば３０ビットのフィールドに
圧縮すべきである。これは、７ビット（０〜６）が更新
サイクルを０から１００までカウントする７ビット・カ
ウンタの値を示し、２０ビット（７〜２６）が前記の意
味の、すなわち更新動作を制御するための調整パターン
を表わし、さらに４ビット（２７〜３０）がグループ訂
正ビットとして使用される、パターンを提供することに
よって行なうことができる。こうした３０ビット圧縮フ
ィールド・パターンは以下のような形になる。

１０．．．．．．　６　１　７．．．．．．．．．．２
６　＋　２７．．．．．．．．．．．．．３０１カウン
タ　１調整パターン　１グループ訂正ビットこの調整パ
ターン中のビット位置の数ｑｕは２０である。１００更
新サイクル中に含まれる待機サイクルの数が５で割り切
れる場合、つまりｐ＝ＨＸｑ　（ｎは整数）の関係が成
立する場合は、２０ビットのこの調整パターンで十分で
ある。この場合、１００更新サイクル中に２０ビットの
調整パターンが５回読み取られ、それから、シフト及び
循環動作のために、この２０ビットの調整パターンに含
まれる待機ビット７“１“の数が５倍にされて、望まし
い待機ビット数になる。

しかし、前記の例と同様に、１００更新サイクル中に含
まれる待機ビットの数は６４であると仮定する。前記の
各２０ビットの調整パターン中に、値１をもつ待機ビッ
トが１２個含まれる場合、余り４が残る。これらの追加
の４つの待機ビットは、下記のように使用される。

２０ビットの調整パターンが１ずつシフトされる度に、
７ビット（０〜６）で構成されるカウンタが１ステップ
ずつカウントする。このカウンタは７ビットから構成さ
れるので、理論的には０から１２７までカウントでき、
１２８（２７）個の可能な値を取ることができる。ただ
し、カウンタは値“９９“から゜“０“′に戻る。これ
らの値のうちの４つ、たとえば、値２０、４０、６０、
８０は前もって決定することができ、グループ訂正ビッ
トの特定の１つをそれに指定することができる。

したがって、これらのカウンタ値の１つが復号される場
合、指定されたグループ訂正ビットを検査することがで
き、それが“１“の場合、更新の省１７　一 略を制御するために使用することができる。したがって
、カウンタの４つの値を事前に決定し、各値に１つのグ
ループ訂正ビットを指定し、さらに指定されたグループ
訂正ビットが゜゛１“になる度に「待機」サイクルを追
加することによって、さらに４つの待機サイクルを追加
することができる。

調整レジスタＡＤＪの調整フィールドを次のような構成
にすることによって、さらに単純化することができる。

カウンタ　　調整パターン　グループ訂正上図を見ると
わかるように、３つのフィールドに３０ビットがあり、
各フィールド、すなわちカウンタ、調整パターン及びグ
ループ訂正の各フィールドがそれぞれ１０ビットを含む
。

１０ビットの調整パターンは前記のように使用される。

すなわち、各更新サイクル毎に、そのフィールドが１ず
つ左にシフトされ循環される。

すなわち、一番左の位置のビットが一番右の位置に書き
込まれ、他のすべてのビットは１ずつ左にシフトされる
。一番左のビットが“１“の場合、それは「待機」サイ
クルであり、更新は省略される。

この１０ビット・カウンタは、１０進繰上げを定義する
。たとえば待機サイクルの数が６４である場合、カウン
タ・フィールドて定義される１０進繰上げは６である。

これは、ビット位置６の″１“によって示され、他のす
べてのビット位置のビットは“０″である。このパター
ンは、調整パターンと同様に各更新サイクル毎に工ずつ
シフトされ１ビット循環される。

カウンタの一番左の位置に″１“が現れる度に、グルー
プ訂正の一番左のビットを使って更新が制御される。す
なわち、その瞬間にグループ訂正の一番左のビットが“
１“である場合、待機サイクルが追加される。

カウンタ・フィールドがシフトされて１度完全に循環さ
れる度に、グループ訂正フィールドは１ビットずつシフ
トされる。前記の例では、待機サイクルの数は６４であ
り、値“１“をもっ４つのビットがグループ訂正フィー
ルドに含まれている。

この構成は基本的に、以前に説明した構成と比べて、復
号が不要であり、すべてのパターンについて、シフト／
循環動作を実行するだけでよいという利点を持っている
。

第１図の説明を終えるに当って、線２は外部セット・バ
スを示し、線３は外部読取りバスを示すことを付言して
おく。ＲＥＧはバッファ・レジスタであり、タイマの瞬
間的内容をいつでも読み出せるように保持している。

第３図及び第４図は、前記の方法のハードウェアによる
実施態様を示す。第３図で、タイマ論理回路の線１１上
の前進パルスが、ＡＮＤゲート１６によってシステム・
クロック供給線１０から弓き出される。ただし、この前
進パルスは、訂正論理回路１５によって引き出される、
線１３上の「クロック抑制」パルスによって抑制される
。

訂正論理回路を第４図に示す。この図で、ＬＲは２０個
の記憶位置１、２、・・・　１９、２０を持つラッチ・
リングである。このラッチ・リングは、ソフトウェア実
施態様の２０ビットの調整パターンに対応する。各更新
サイクルごとにラッチ・リングＬＲの内容が１ずつシフ
トされる。゛Ｉ　ＩＴが位置２０にシフトされる場合、
それは線５０を介してＮＯＲゲート５７の入力端にも現
れる。ＮｏＲゲート５７はｖ′０″出力をＡＮＤゲート
１６に送り、それによって、線１０上のシステム・クロ
ック・パルスに応答して、線１１上での進行パルスの発
生を抑制する。

さらに、ＧＲはグループ訂正回路を表す。この回路は、
機能的にソフトウェア実施例のグループ訂正フィールド
に対応する。ループ５２、レジスタ５３、及びブロック
Ｉ＋　＋　１　！＋は、１更新サイクル毎に増分される
７ビット・カウンタを表す。ソフトウェア実施例に関し
て説明したように、１００更新サイクル・ブロックに待
機ビットを挿入するために使用される２０ビットの調整
フィールドを、１００更新サイクル中にさらに４つの待
機サイクルを追加できるように拡張しなければならない
。したがって、カウントされる１００更新サイクル中に
、４つの任意に事前決定可能なカウント値、たとえば、
図に示すような３９、５９、７９、９９を復号するため
に、４つの復号器６１、６２、６３、６４が設けられて
いる。ＡＮＤゲート６５、６６、６７、６８の第２の入
力端でも、４ビット・グループ訂正レジスタ６９から値
が“１“′のビットが引き出される場合、それらの復号
器は、ＡＮＤゲート６５、６６、６７、６８を介して、
ＮｏＲゲート５１への後続の入力を生成する。グループ
訂正レジスタ６９からのＶｌ　Ｉ　Ｉ＋ビットが、ＡＮ
Ｄゲート６５、６６、６７、６８のうちの１つの入力端
で、７ビット・カウンタ５２、５３の事前に選択された
値の復号と同時に発生する場合、次の１“０゛゜出力が
ＮＯＲゲート５１から引き出され、ＡＮＤ機能がＡＮＤ
ゲート１６の入力端で実行されないため、それによって
線１１上の前進パルスを抑制する。復号器６１によって
値９９が復号されたときに線上に現れる信号により、レ
ジスタ５３がゼロにリセットされ、カウンタの１００ま
でのカウントが再開される。

−２２一 Ｆ．発明の効果 本発明により、様々な動作サイクル時間に合わせて容易
に調整できるようなタイマ動作方法が達成された。

【図面の簡単な説明】

第１図は、本発明のソフトウェア実施例を示す説明図で
ある。 第２図は、動作サイクルと１更新サイクル関係の説明図
である。 第３図は、ハードウェア実施例を示す説明図である。 第４図は、ハードウェア実施例の一部分を示す説明図で
ある。

Claims (1)

【特許請求の範囲】
1. 少なくとも１つのタイマ・レジスタの内容が所定の時間
   増分によって更新サイクル中に１回更新され、前記更新
   サイクルが電子データ処理装置の所定の数の動作サイク
   ルを含むという、電子データ処理装置中のタイマを動作
   させる方法において、各更新サイクル中に、調整レジス
   タの内容が１ビット位置ずつシフトされて循環され、こ
   の調整レジスタの特定の位置のビット値が所定のビット
   値をもつ待機ビットを示す場合、１更新サイクル中のタ
   イマ・レジスタの実際の更新が省略されることを特徴と
   するタイマ動作方法。