JPH02238631A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH02238631A JPH02238631A JP1058902A JP5890289A JPH02238631A JP H02238631 A JPH02238631 A JP H02238631A JP 1058902 A JP1058902 A JP 1058902A JP 5890289 A JP5890289 A JP 5890289A JP H02238631 A JPH02238631 A JP H02238631A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- emitter
- base
- type
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Recrystallisation Techniques (AREA)
- Bipolar Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、ワイドギャノプエミッタを有ずる高性能（高
速）な半樽体装置に関する。
速）な半樽体装置に関する。
［従来の技術］
近年、分子線エビタキシー（ＭＢＥ）法などにより、異
種半導体による接合、即ちヘテロ接合を利用した半導体
累子の開発が盛んに行われるようになった。ワイドギャ
ソブエミッタを持っヘテロ接合バイポーラトランジスタ
（以下、ＨＢＴと呼フ）ハ、エミッタ注入効率の高さや
、ベースの不純物濃度を通常よりも高《設定できること
からベース抵抗等の寄生素子が小さくなり高速な動作を
実現できる点などがらも、特に研究が活発であるＨＢＴ
において、ベース・エミッタ接合部においてバンドギャ
ップが階段状に変化している場合に形成されるスパイク
状の障壁は、エミッタからベースへの電子の注入を１且
害する。このようにしてエミッタの注入効率が低下する
とトランジスタ性能の低下を招いてしまうことから、ベ
ース・エミッタ接合部においてバンドギャップが連続的
に変化する方法が提案された。さらに、ベース領域での
キャリアの走行時間がトランジスタの高速化に太き《寄
与することから、ベース・エミッタ接合部のみでなく、
ベース領域においてもバンドギャップを連続的に変化さ
せ（傾斜させ）だ構芦を持つ高性能なＨＢ’［’が提案
された。（第３図）第６図（ａ）はベース・エミソタ接
合部及びベース領域のバンドギャップを連続的に変化さ
せた構造のｎｐｎ型ＨＢＴの槻念図で、第３図（ｂ）は
そのバンド図である。
種半導体による接合、即ちヘテロ接合を利用した半導体
累子の開発が盛んに行われるようになった。ワイドギャ
ソブエミッタを持っヘテロ接合バイポーラトランジスタ
（以下、ＨＢＴと呼フ）ハ、エミッタ注入効率の高さや
、ベースの不純物濃度を通常よりも高《設定できること
からベース抵抗等の寄生素子が小さくなり高速な動作を
実現できる点などがらも、特に研究が活発であるＨＢＴ
において、ベース・エミッタ接合部においてバンドギャ
ップが階段状に変化している場合に形成されるスパイク
状の障壁は、エミッタからベースへの電子の注入を１且
害する。このようにしてエミッタの注入効率が低下する
とトランジスタ性能の低下を招いてしまうことから、ベ
ース・エミッタ接合部においてバンドギャップが連続的
に変化する方法が提案された。さらに、ベース領域での
キャリアの走行時間がトランジスタの高速化に太き《寄
与することから、ベース・エミッタ接合部のみでなく、
ベース領域においてもバンドギャップを連続的に変化さ
せ（傾斜させ）だ構芦を持つ高性能なＨＢ’［’が提案
された。（第３図）第６図（ａ）はベース・エミソタ接
合部及びベース領域のバンドギャップを連続的に変化さ
せた構造のｎｐｎ型ＨＢＴの槻念図で、第３図（ｂ）は
そのバンド図である。
［発明が解決しようとする課題］
しかし、このように滑らかなバンドギャップの変化を実
現するためには、ＭＢＥ法においては分子線のフランク
スを、ＭＯＣｖＤ法ではガスの流量を精密に制御しなげ
ればならず、製造装置の制御は非常な困鍵を伴い、工業
生産性（量産性）に欠ける。
現するためには、ＭＢＥ法においては分子線のフランク
スを、ＭＯＣｖＤ法ではガスの流量を精密に制御しなげ
ればならず、製造装置の制御は非常な困鍵を伴い、工業
生産性（量産性）に欠ける。
［課題を解決するための手段］
本発明の半導体装置は、第１導電型を有する第１半導体
によるベース領域と、第２導電型を有し前記第１半導体
よりバンドギャソプの広い第２半導体によるエミッタ領
域を有し、かつ前記エミッタ領域から前記ベース領域の
コレクタ端に向かってバンドギャソプが順次階段状に小
さくなる複数の半導体物質層から成ることを特徴とする
。
によるベース領域と、第２導電型を有し前記第１半導体
よりバンドギャソプの広い第２半導体によるエミッタ領
域を有し、かつ前記エミッタ領域から前記ベース領域の
コレクタ端に向かってバンドギャソプが順次階段状に小
さくなる複数の半導体物質層から成ることを特徴とする
。
［実施例］
以下にその実施例に従って本発明を説明する。
第１図は本発明の半導体装置を応用したｎｐｎ型ＨＢ’
Ｔの実施例である。１０１ぱ低抵抗のｎ型単結晶Ｓｉ基
板で、その上にＭＢＥ法を用いてｎ創の単結晶Ｓｉ膜を
形成しコレクタ領域１０２とする。その上にＭＢＫ法を
用いてｐ型のＳｉＯｘ膜を三層形成しベース１０３とす
る。さらに表面に減圧ＣｖＤ法を用いてＳ１０２の絶縁
層１０５を形成し、エミッタ領域用の窓をフォトエッチ
ェ程によって形成した後、再びＭＢＥ法を用いてｎ型の
ＳｉＣ！ｘ膜を三層形成しフォトエッチ工程によりエミ
ソタ１０４を形成する。次にスパッタ法を用いてＳ１０
２の絶縁層１０６を形成し、フォトエッチ工程によりベ
ース電極及びエミッタｔｌ’Ｍ用の窓を形成した後、ス
パッタ法により表面にＡ７膜を形成し、フォトエッチ工
程によりベース電極１０８及びエミッタ電極１０９を形
成する。
Ｔの実施例である。１０１ぱ低抵抗のｎ型単結晶Ｓｉ基
板で、その上にＭＢＥ法を用いてｎ創の単結晶Ｓｉ膜を
形成しコレクタ領域１０２とする。その上にＭＢＫ法を
用いてｐ型のＳｉＯｘ膜を三層形成しベース１０３とす
る。さらに表面に減圧ＣｖＤ法を用いてＳ１０２の絶縁
層１０５を形成し、エミッタ領域用の窓をフォトエッチ
ェ程によって形成した後、再びＭＢＥ法を用いてｎ型の
ＳｉＣ！ｘ膜を三層形成しフォトエッチ工程によりエミ
ソタ１０４を形成する。次にスパッタ法を用いてＳ１０
２の絶縁層１０６を形成し、フォトエッチ工程によりベ
ース電極及びエミッタｔｌ’Ｍ用の窓を形成した後、ス
パッタ法により表面にＡ７膜を形成し、フォトエッチ工
程によりベース電極１０８及びエミッタ電極１０９を形
成する。
最後に基板裏側にスパッタ法によりＡ７膜のコレクタ電
極１０７を形成する。
極１０７を形成する。
ベース層のｐ型Ｓ ｉ− Ｏ ｘの組成の炭素含有比Ｘ
は、コレクタ側からｘ＝ｏ ，ｘ，，ｘ２に、エミッタ
層のｎ型ＳｉＯｘにおいてはベース側から順にｘ＝ｘ３
， ４ ，ｒ，とする。（第２図（ｂ））ここでｘｉ
（ ｉ＝１〜５）は０〈ｘ１〈ｘ２〈ｘ ３ （ ｘ
４ ＜ ｘ Ｈ ＜ １という関係にある。第２図（α
）は第１図の実施例におけるバンド図であるバンド図か
らわかるように、階段状傾斜接合を用いると、各層の界
面には障壁が形成されるが、その高さは単に階段状接合
を形成した場より十分小さ《なっている。
は、コレクタ側からｘ＝ｏ ，ｘ，，ｘ２に、エミッタ
層のｎ型ＳｉＯｘにおいてはベース側から順にｘ＝ｘ３
， ４ ，ｒ，とする。（第２図（ｂ））ここでｘｉ
（ ｉ＝１〜５）は０〈ｘ１〈ｘ２〈ｘ ３ （ ｘ
４ ＜ ｘ Ｈ ＜ １という関係にある。第２図（α
）は第１図の実施例におけるバンド図であるバンド図か
らわかるように、階段状傾斜接合を用いると、各層の界
面には障壁が形成されるが、その高さは単に階段状接合
を形成した場より十分小さ《なっている。
また、傾斜接合を複数の階段状接合（階段状傾斜接合）
で形成することは、ＨＢＴを作製する際のプロセスの負
担を大きく減らして《れる。物質組成を滑らかに変化さ
せようとすると半導体層形成時の成長条件を精密に制御
することが必要である上、成長速度を十分に小さくする
必要がある。
で形成することは、ＨＢＴを作製する際のプロセスの負
担を大きく減らして《れる。物質組成を滑らかに変化さ
せようとすると半導体層形成時の成長条件を精密に制御
することが必要である上、成長速度を十分に小さくする
必要がある。
しかし、複数の階段状の組成変化で置き換える場合には
、はるかに制圀１が容易になり、成長速度を太き《する
ことができ、結果として生産のスルーブットが著し《向
上することとなる。
、はるかに制圀１が容易になり、成長速度を太き《する
ことができ、結果として生産のスルーブットが著し《向
上することとなる。
ベース及びコレクタ層の層数は複数であれば良《、多い
ほど各層の界面でのバンドギャップの差を小さくできる
が、多過ぎては工程上不利になるので２〜１０程度が最
適である。
ほど各層の界面でのバンドギャップの差を小さくできる
が、多過ぎては工程上不利になるので２〜１０程度が最
適である。
本発明は縦型のみならず横型バイボーラトランジスタに
も応用可能である。
も応用可能である。
本実施例においては、ＭＢＥ法を用いて単結晶Ｓ１及び
ＳｉＣ！ｘ膜を形成しているが、減圧または常圧のＯＶ
Ｄ法等の気相成長法を用いてもよ《、他にも液相成長や
、プラズマＯＶＤ法によって非単結晶膜を形成したのち
に固相成長させる等の方法も可能である。また、絶縁層
としてＳｉｎ，，膜を用いているがＳｉＮｘ等を用いて
も良《、成ｌｍ方法としても他にプラズマＣｖＤ法や光
ＯＶＤ法等が可能である。電極としても、ＡＩ−の他に
Ｃｊｒ，Ｍｏ等の金属やシリザイド等が可能であり、形
成方法も蒸着等を用いることが可能である。
ＳｉＣ！ｘ膜を形成しているが、減圧または常圧のＯＶ
Ｄ法等の気相成長法を用いてもよ《、他にも液相成長や
、プラズマＯＶＤ法によって非単結晶膜を形成したのち
に固相成長させる等の方法も可能である。また、絶縁層
としてＳｉｎ，，膜を用いているがＳｉＮｘ等を用いて
も良《、成ｌｍ方法としても他にプラズマＣｖＤ法や光
ＯＶＤ法等が可能である。電極としても、ＡＩ−の他に
Ｃｊｒ，Ｍｏ等の金属やシリザイド等が可能であり、形
成方法も蒸着等を用いることが可能である。
第４図は本発明の半導体装置を用いてＯ Ｍ Ｌ ｌ（
Ｃｕｒｒｅｎｔ Ｍｏｄｅ Ｌｏｇｉｃ ） 回路を
作製した実施例である。本発明の半導体を用いることに
よって高速な論理素子を工業的に安定に供給することが
できる。デジタル回路ばかりではな《アナログ回路にお
いても同様である。
Ｃｕｒｒｅｎｔ Ｍｏｄｅ Ｌｏｇｉｃ ） 回路を
作製した実施例である。本発明の半導体を用いることに
よって高速な論理素子を工業的に安定に供給することが
できる。デジタル回路ばかりではな《アナログ回路にお
いても同様である。
本発明の半導体装置とＣＭＯＳ回路を組合わせることに
よって、高性能なＢｉＯＭＯＳ （ＨＢＴＣＭＯＳ）回
路を工業的に安定に供給することができる。
よって、高性能なＢｉＯＭＯＳ （ＨＢＴＣＭＯＳ）回
路を工業的に安定に供給することができる。
本発明の半導体装置を絶縁基板もし《は絶縁層上に形成
することも可能である。この場合には第１図の実施例の
ようなエミッタトップ型ばかりでなくコレクタトソプ型
も可能になる。さらに素子分離が容易になり、また三次
元素子への応用も可能になることから、高速演算装置、
画像装置等幅広い分野における応用が可能となる。
することも可能である。この場合には第１図の実施例の
ようなエミッタトップ型ばかりでなくコレクタトソプ型
も可能になる。さらに素子分離が容易になり、また三次
元素子への応用も可能になることから、高速演算装置、
画像装置等幅広い分野における応用が可能となる。
以上、半導体としてＳｉＯｘを用いた例について述べて
きたが、Ｓｉ，Ｇｅ等の元素半導体を用いても良いし、
ＧａＡｓ，ＩｎＰ等の化合物半導体を用いても良い。ま
た、非単結晶半導体を用いてバンドギャノブを変化させ
ても良い。またｎｐｎ型について述べてきたがｐｎｐ型
でも良い。
きたが、Ｓｉ，Ｇｅ等の元素半導体を用いても良いし、
ＧａＡｓ，ＩｎＰ等の化合物半導体を用いても良い。ま
た、非単結晶半導体を用いてバンドギャノブを変化させ
ても良い。またｎｐｎ型について述べてきたがｐｎｐ型
でも良い。
［発明の効果］
以上述べてきたように、本発明の半導体装置を用いるこ
とによって、工業生産的に十分なスルーブットを保ちな
がら、高増幅率と良好な高周波特性を備えたＨＢＴを形
成することが可能となる。
とによって、工業生産的に十分なスルーブットを保ちな
がら、高増幅率と良好な高周波特性を備えたＨＢＴを形
成することが可能となる。
第１図は本発明の実施例に示した半導体装置のＰＮＰ型
トランジスタの断面図。 第２図（ａ），（ｂ）は第１図の実施例のバンド図及び
炭素混入世の図。 第６図（ ＋７． ）， （ ｂ ’Ｉは従来例の概念
図及びバンド図。 第４図は本発明の半導体装置を用いてＯＭＬ回路を作製
した実施例の図。 １０１・・・・・・・・ｎ型単結晶８１基板１０２，２
０３，３０３・・・・・・コレクタ１０３，２０２，３
０２・・・・・・ベース１０４，２０１，４０１・・・
・・・エミッタ１０５，１０６ ・・・・・・
絶縁層１０７・・・・・・・・・コレクタ電極１０８・
・・・・・・・・ヘース電極 １０９・・・・・・・・・エミッタ電極６０４・・・・
・・・・・ベース・エミッタ傾斜接合６０５・・・・・
・・・・傾斜ヘース 以上 出願人 セイコーエプソン株式会社 代理人 弁理士 鈴木喜三郎（他１名）第１図 （ａ） 第２図 （ｂ） 第２図 ３０１エミヅタ ３０）ベース ノＩ３コレクタ （ａ） （ｂ） 第３図
トランジスタの断面図。 第２図（ａ），（ｂ）は第１図の実施例のバンド図及び
炭素混入世の図。 第６図（ ＋７． ）， （ ｂ ’Ｉは従来例の概念
図及びバンド図。 第４図は本発明の半導体装置を用いてＯＭＬ回路を作製
した実施例の図。 １０１・・・・・・・・ｎ型単結晶８１基板１０２，２
０３，３０３・・・・・・コレクタ１０３，２０２，３
０２・・・・・・ベース１０４，２０１，４０１・・・
・・・エミッタ１０５，１０６ ・・・・・・
絶縁層１０７・・・・・・・・・コレクタ電極１０８・
・・・・・・・・ヘース電極 １０９・・・・・・・・・エミッタ電極６０４・・・・
・・・・・ベース・エミッタ傾斜接合６０５・・・・・
・・・・傾斜ヘース 以上 出願人 セイコーエプソン株式会社 代理人 弁理士 鈴木喜三郎（他１名）第１図 （ａ） 第２図 （ｂ） 第２図 ３０１エミヅタ ３０）ベース ノＩ３コレクタ （ａ） （ｂ） 第３図
Claims (1)
- 第１導電型を有する第１半導体によるベース領域と、第
２導電型を有し前記第１半導体よりもバンドギャップの
広い第２半導体によるエミッタ領域を有し、かつ前記エ
ミッタ領域から前記ベース領域のコレクタ端に向かって
バンドギャップが順次階段状に小さくなる複数の半導体
物質層から成ることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1058902A JPH02238631A (ja) | 1989-03-10 | 1989-03-10 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1058902A JPH02238631A (ja) | 1989-03-10 | 1989-03-10 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02238631A true JPH02238631A (ja) | 1990-09-20 |
Family
ID=13097736
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1058902A Pending JPH02238631A (ja) | 1989-03-10 | 1989-03-10 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02238631A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5739062A (en) * | 1994-03-04 | 1998-04-14 | Mitsubishi Denki Kabushiki Kaisha | Method of making bipolar transistor |
| KR100332643B1 (ko) * | 1999-09-20 | 2002-04-17 | 이택렬 | 반도체 소자 |
| WO2002075814A1 (fr) * | 2001-03-13 | 2002-09-26 | Nec Corporation | Transistor bipolaire |
-
1989
- 1989-03-10 JP JP1058902A patent/JPH02238631A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5739062A (en) * | 1994-03-04 | 1998-04-14 | Mitsubishi Denki Kabushiki Kaisha | Method of making bipolar transistor |
| KR100332643B1 (ko) * | 1999-09-20 | 2002-04-17 | 이택렬 | 반도체 소자 |
| WO2002075814A1 (fr) * | 2001-03-13 | 2002-09-26 | Nec Corporation | Transistor bipolaire |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3299807B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH08330322A (ja) | 四基コレクタＩｎＡｌＡｓ−ＩｎＧａＡｌＡｓヘテロ接合バイポーラトランジスタ | |
| JPH04233736A (ja) | 化合物半導体装置 | |
| JPH02238631A (ja) | 半導体装置 | |
| JP2002359249A (ja) | 化合物半導体装置及びその製造方法 | |
| JP2920838B2 (ja) | 半導体装置 | |
| JP2770583B2 (ja) | コレクタトップ型ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP2557613B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPS61292365A (ja) | ヘテロ接合バイポ−ラトランジスタ | |
| JP2855629B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH063805B2 (ja) | ヘテロ接合バイポ−ラトランジスタ | |
| JPH03125476A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP2780328B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2800246B2 (ja) | 縦型トランジスタの製造方法 | |
| JPH05243253A (ja) | 半導体装置 | |
| JP2801646B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPS63127528A (ja) | 半導体装置およびその製造方法 | |
| JPS6216569A (ja) | ヘテロ接合トランジスタおよびその製造方法 | |
| JP2518347B2 (ja) | バイポ―ラトランジスタの製造方法 | |
| JPH0574796A (ja) | トランジスタ及びその製造方法 | |
| JPS61203675A (ja) | 半導体装置 | |
| JP2001028373A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2774005B2 (ja) | 半導体装置 | |
| JPS63245958A (ja) | ヘテロ接合型バイポ−ラトランジスタ | |
| JP2002134524A (ja) | 化合物半導体薄膜結晶 |