JPH0574796A - トランジスタ及びその製造方法 - Google Patents
トランジスタ及びその製造方法Info
- Publication number
- JPH0574796A JPH0574796A JP3146657A JP14665791A JPH0574796A JP H0574796 A JPH0574796 A JP H0574796A JP 3146657 A JP3146657 A JP 3146657A JP 14665791 A JP14665791 A JP 14665791A JP H0574796 A JPH0574796 A JP H0574796A
- Authority
- JP
- Japan
- Prior art keywords
- collector
- region
- base
- layer
- crystal growth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【目的】 コレクタ・ベース界面での電子の再結合を抑
制して動作特性を改善する。 【構成】 コレクタ領域を上層９と下層２の２層で構成
した。また、下層２をＶＰＥ法にて形成し、上層９とベ
ース領域３とエミッタ領域４，５とをＭＯＣＶＤ法又は
ＭＢＥ法にて形成した。 【効果】 良好なベース・コレクタ界面が形成され、電
子の再結合が抑制され、ヘテロ接合バイポーラトランジ
スタの動作特性が改善される。
制して動作特性を改善する。 【構成】 コレクタ領域を上層９と下層２の２層で構成
した。また、下層２をＶＰＥ法にて形成し、上層９とベ
ース領域３とエミッタ領域４，５とをＭＯＣＶＤ法又は
ＭＢＥ法にて形成した。 【効果】 良好なベース・コレクタ界面が形成され、電
子の再結合が抑制され、ヘテロ接合バイポーラトランジ
スタの動作特性が改善される。
Description
【０００１】
【産業上の利用分野】本発明はトランジスタ、例えばヘ
テロ接合バイポーラトランジスタ（以下「ＨＢＴ」とい
う）及びその製造方法に関し、特に電流増幅率の素子特
性の改良に関する。
テロ接合バイポーラトランジスタ（以下「ＨＢＴ」とい
う）及びその製造方法に関し、特に電流増幅率の素子特
性の改良に関する。
【０００２】
【従来の技術】図２は従来のＨＢＴの構造の一例を示す
断面図である。同図のＨＢＴを製造する際には、ｎＧａ
Ａｓ基板１上のｎＧａＡｓコレクタ２，ｐＧａＡｓベー
ス３，ｎＡｌＧａＡｓエミッタ４，ｎＧａＡｓエミッタ
５は、一回のエピタキシャル成長で形成される。通常
は、全体のエピタキシャル層の厚みは２μｍ程度以下で
あり、ＭＢＥ法（分子線エピ法）又はＭＯＣＶＤ法（有
機金属化学気相成長法）等の厚いエピタキシャル成長層
の形成には不向きだが、膜厚制御性に優れた結晶成長法
が用いられる。
断面図である。同図のＨＢＴを製造する際には、ｎＧａ
Ａｓ基板１上のｎＧａＡｓコレクタ２，ｐＧａＡｓベー
ス３，ｎＡｌＧａＡｓエミッタ４，ｎＧａＡｓエミッタ
５は、一回のエピタキシャル成長で形成される。通常
は、全体のエピタキシャル層の厚みは２μｍ程度以下で
あり、ＭＢＥ法（分子線エピ法）又はＭＯＣＶＤ法（有
機金属化学気相成長法）等の厚いエピタキシャル成長層
の形成には不向きだが、膜厚制御性に優れた結晶成長法
が用いられる。
【０００３】
【発明が解決しようとする課題】ＨＢＴのコレクタ・エ
ミッタ耐圧を１００Ｖ以上にする場合には、ｎＧａＡｓ
コレクタ層２の厚さは５μｍ以上必要であり、成長速度
の遅いＭＢＥ法やＭＯＣＶＤ法で製作すると、時間とコ
ストがかさみ量産性に乏しい。そこで我々は、ｎＧａＡ
ｓコレクタ層２のみを厚いエピタキシャル層の形成に適
しているクロライド法，ハイドライド法等のＶＰＥ法
（気相成長法）で成長し、ｐＧａＡｓベース層３以降を
ＭＢＥ法等で成長する手法を採用した。しかし、この方
法では、ｎＧａＡｓコレクタ層２の形成後にウェハを一
度大気中に取り出すために、コレクタ層２とベース層３
との接合部に界面準位が発生し、ベース・コレクタ界面
での電子の再結合により電流増幅率等の素子特性が劣下
するという問題がある。
ミッタ耐圧を１００Ｖ以上にする場合には、ｎＧａＡｓ
コレクタ層２の厚さは５μｍ以上必要であり、成長速度
の遅いＭＢＥ法やＭＯＣＶＤ法で製作すると、時間とコ
ストがかさみ量産性に乏しい。そこで我々は、ｎＧａＡ
ｓコレクタ層２のみを厚いエピタキシャル層の形成に適
しているクロライド法，ハイドライド法等のＶＰＥ法
（気相成長法）で成長し、ｐＧａＡｓベース層３以降を
ＭＢＥ法等で成長する手法を採用した。しかし、この方
法では、ｎＧａＡｓコレクタ層２の形成後にウェハを一
度大気中に取り出すために、コレクタ層２とベース層３
との接合部に界面準位が発生し、ベース・コレクタ界面
での電子の再結合により電流増幅率等の素子特性が劣下
するという問題がある。
【０００４】本発明は上記事情に鑑みてなされたもので
あり、その目的とするところは、コレクタ・ベース界面
での電子の再結を抑制して動作特性が改善されたトラン
ジスタ及びその製造方法を提供することにある。
あり、その目的とするところは、コレクタ・ベース界面
での電子の再結を抑制して動作特性が改善されたトラン
ジスタ及びその製造方法を提供することにある。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に本発明は、基板上に形成された第１導電型のコレクタ
領域と、このコレクタ領域上に形成されたベース領域
と、このベース領域上に形成されたエミッタ領域とを有
するトランジスタにおいて、前記コレクタ領域は第１の
結晶成長方法にて形成された下層と、第２の結晶成長方
法にて形成された上層とから成るものである。
に本発明は、基板上に形成された第１導電型のコレクタ
領域と、このコレクタ領域上に形成されたベース領域
と、このベース領域上に形成されたエミッタ領域とを有
するトランジスタにおいて、前記コレクタ領域は第１の
結晶成長方法にて形成された下層と、第２の結晶成長方
法にて形成された上層とから成るものである。
【０００６】また、第１導電型のコレクタ領域と、この
コレクタ領域上に形成された第２導電型のベース領域
と、このベース領域上に形成されたエミッタ領域とを有
するバイポーラトランジスタの製造方法において、前記
第１導電型のコレクタ領域の下層を第１の結晶成長法に
て形成し、前記コレクタ領域の上層、前記ベース領域及
びエミッタ領域を第２の結晶成長方法にて形成するもの
である。
コレクタ領域上に形成された第２導電型のベース領域
と、このベース領域上に形成されたエミッタ領域とを有
するバイポーラトランジスタの製造方法において、前記
第１導電型のコレクタ領域の下層を第１の結晶成長法に
て形成し、前記コレクタ領域の上層、前記ベース領域及
びエミッタ領域を第２の結晶成長方法にて形成するもの
である。
【０００７】
【作用】本発明によるトランジスタにおいては、成長方
法の異なるエピタキシャル層の界面が、ベース・コレク
タ接合部に存在せず、電子の再結合を抑制できるため
に、ＨＢＴの特性が低下することがない。
法の異なるエピタキシャル層の界面が、ベース・コレク
タ接合部に存在せず、電子の再結合を抑制できるため
に、ＨＢＴの特性が低下することがない。
【０００８】
【実施例】以下、本発明の実施例を図面を用いて説明す
る。
る。
【０００９】図１は、本発明の一実施例によるＨＢＴの
構造を示す断面図である。図１の構造が前述した図２の
従来の構造と異なる点は、ＶＰＥ法で形成されたｎ型Ｇ
ａＡｓコレクタ層（コレクタ領域の下層）２の直ぐ上に
はｎ型ＧａＡｓコレクタバッファ層（コレクタ領域の上
層）９がＭＢＥ法又はＭＯＣＶＤ法で形成され、更に該
コクレタバッファ層９の直ぐ上にｐ型ＧａＡｓベース層
（ベース領域）３が該層と同一の方法（ＭＢＥ法又はＭ
ＯＣＶＤ法）で形成されている点である。その他の構成
は図２の構成と同じなので説明を省略する。
構造を示す断面図である。図１の構造が前述した図２の
従来の構造と異なる点は、ＶＰＥ法で形成されたｎ型Ｇ
ａＡｓコレクタ層（コレクタ領域の下層）２の直ぐ上に
はｎ型ＧａＡｓコレクタバッファ層（コレクタ領域の上
層）９がＭＢＥ法又はＭＯＣＶＤ法で形成され、更に該
コクレタバッファ層９の直ぐ上にｐ型ＧａＡｓベース層
（ベース領域）３が該層と同一の方法（ＭＢＥ法又はＭ
ＯＣＶＤ法）で形成されている点である。その他の構成
は図２の構成と同じなので説明を省略する。
【００１０】本実施例のＨＢＴの製造方法について説明
する。まずｎ型ＧａＡｓ基板１上にｎ型ＧａＡｓコレク
タ層２をクロライド法、ハイドライド法等のＶＰＥ法に
より形成する。次に、前記ｎ型ＧａＡｓコレクタ層２上
に薄いｎ型ＧａＡｓコレクタバッファ層９，ｐ型ＧａＡ
ｓベース層（ベース領域）３，ｎ型ＡｌＧａＡｓエミッ
タ層４，ｎ型ＧａＡｓエミッタ層５を連続してをＭＢＥ
法またはＭＯＣＶＤ法により形成する。次に、ｎＧａＡ
ｓエミッタ層５及びｎＡｌＧａＡｓエミッタ層４を選択
的にエッチングして除去してベース層３の表面を露出さ
せ、その後、電極６，７，８を金属蒸着、金属パターン
形成等により形成する。
する。まずｎ型ＧａＡｓ基板１上にｎ型ＧａＡｓコレク
タ層２をクロライド法、ハイドライド法等のＶＰＥ法に
より形成する。次に、前記ｎ型ＧａＡｓコレクタ層２上
に薄いｎ型ＧａＡｓコレクタバッファ層９，ｐ型ＧａＡ
ｓベース層（ベース領域）３，ｎ型ＡｌＧａＡｓエミッ
タ層４，ｎ型ＧａＡｓエミッタ層５を連続してをＭＢＥ
法またはＭＯＣＶＤ法により形成する。次に、ｎＧａＡ
ｓエミッタ層５及びｎＡｌＧａＡｓエミッタ層４を選択
的にエッチングして除去してベース層３の表面を露出さ
せ、その後、電極６，７，８を金属蒸着、金属パターン
形成等により形成する。
【００１１】図１のＨＢＴにおいては、上述したように
コレクタ領域としてのコレクタバッファ層９とベース層
３とを連続的かつ同一のエピタキシャル成長法（ＭＢＥ
法又はＭＯＣＶＤ法）で形成するため、良好なベース・
コレクタ界面が形成される。すなわち、これにより従来
のＨＢＴで発生していたベース・コレクタ界面準位が発
生せず、従ってベース・コレクタ界面での電子の再結合
が抑制され、電流増幅率等の素子特性の劣化が防止さ
れ、ＨＢＴの動作特性が改善される。
コレクタ領域としてのコレクタバッファ層９とベース層
３とを連続的かつ同一のエピタキシャル成長法（ＭＢＥ
法又はＭＯＣＶＤ法）で形成するため、良好なベース・
コレクタ界面が形成される。すなわち、これにより従来
のＨＢＴで発生していたベース・コレクタ界面準位が発
生せず、従ってベース・コレクタ界面での電子の再結合
が抑制され、電流増幅率等の素子特性の劣化が防止さ
れ、ＨＢＴの動作特性が改善される。
【００１２】上記実施例はＶＰＥ法とＭＢＥ法またはＭ
ＯＣＶＤ法の組み合せの例を示したが、本発明はそれに
限らず、ＬＤＥ法やＭＬＥ法，ＭＥＥ法等も適用でき
る。
ＯＣＶＤ法の組み合せの例を示したが、本発明はそれに
限らず、ＬＤＥ法やＭＬＥ法，ＭＥＥ法等も適用でき
る。
【００１３】
【発明の効果】以上説明したように本発明は、基板上に
形成された第１導電型のコレクタ領域と、このコレクタ
領域上に形成されたベース領域と、このベース領域上に
形成されたエミッタ領域とを有するトランジスタにおい
て、前記コレクタ領域は第１の結晶成長方法にて形成さ
れた下層と、第２の結晶成長方法にて形成された上層と
から成ることにより、コレクタ領域の上層とベース領域
とを連続的かつ同一のエピタキシャル成長法で形成した
ので、良好なベース・コレクタ界面を形成でき、電子の
再結合を抑制でき、トランジスタの動作特性を改善でき
る。
形成された第１導電型のコレクタ領域と、このコレクタ
領域上に形成されたベース領域と、このベース領域上に
形成されたエミッタ領域とを有するトランジスタにおい
て、前記コレクタ領域は第１の結晶成長方法にて形成さ
れた下層と、第２の結晶成長方法にて形成された上層と
から成ることにより、コレクタ領域の上層とベース領域
とを連続的かつ同一のエピタキシャル成長法で形成した
ので、良好なベース・コレクタ界面を形成でき、電子の
再結合を抑制でき、トランジスタの動作特性を改善でき
る。
【００１４】また、本発明は、第１導電型のコレクタ領
域と、このコレクタ領域上に形成された第２導電型のベ
ース領域と、このベース領域上に形成されたエミッタ領
域とを有するバイポーラトランジスタの製造方法におい
て、前記第１導電型のコレクタ領域の下層を第１の結晶
成長法にて形成し、前記コレクタ領域の上層、前記ベー
ス領域及びエミッタ領域を第２の結晶成長方法にて連続
して形成することにより、良好なベース・コレクタ界面
を有し、動作特性の改善された特にヘテロ接合型のバイ
ポーラトランジスタを提供することができる。
域と、このコレクタ領域上に形成された第２導電型のベ
ース領域と、このベース領域上に形成されたエミッタ領
域とを有するバイポーラトランジスタの製造方法におい
て、前記第１導電型のコレクタ領域の下層を第１の結晶
成長法にて形成し、前記コレクタ領域の上層、前記ベー
ス領域及びエミッタ領域を第２の結晶成長方法にて連続
して形成することにより、良好なベース・コレクタ界面
を有し、動作特性の改善された特にヘテロ接合型のバイ
ポーラトランジスタを提供することができる。
【図１】本発明の一実施例であるヘテロ接合バイポーラ
トランジスタの構造を示す断面図である。
トランジスタの構造を示す断面図である。
【図２】従来のヘテロ接合バイポーラトランジスタの構
造を示す断面図である。
造を示す断面図である。
１ 基板 ２ コレクタ層（コレクタ領域の下層） ３ ベース層（ベース領域） ４，５ エミッタ層（エミッタ領域） ９ コレクタバッファ層（コレクタ領域の上層）
Claims (3)
- 【請求項１】 基板上に形成された第１導電型のコレク
タ領域と、このコレクタ領域上に形成されたベース領域
と、このベース領域上に形成されたエミッタ領域とを有
するトランジスタにおいて、前記コレクタ領域は第１の
結晶成長方法にて形成された下層と、第２の結晶成長方
法にて形成された上層とから成ることを特徴とするトラ
ンジスタ。 - 【請求項２】 第１導電型のコレクタ領域と、このコレ
クタ領域上に形成された第２導電型のベース領域と、こ
のベース領域上に形成されたエミッタ領域とを有するバ
イポーラトランジスタの製造方法において、前記第１導
電型のコレクタ領域の下層を第１の結晶成長法にて形成
し、前記コレクタ領域の上層、前記ベース領域及びエミ
ッタ領域を第２の結晶成長方法にて形成することを特徴
とするバイポーラトランジスタの製造方法。 - 【請求項３】 前記第１の結晶成長方法はＶＰＥ法であ
り、前記第２の結晶成長方法はＭＯＣＶＤ又はＭＢＥ法
であることを特徴とする特許請求の範囲第２項記載のバ
イポーラトランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3146657A JPH0574796A (ja) | 1991-05-22 | 1991-05-22 | トランジスタ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3146657A JPH0574796A (ja) | 1991-05-22 | 1991-05-22 | トランジスタ及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0574796A true JPH0574796A (ja) | 1993-03-26 |
Family
ID=15412682
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3146657A Pending JPH0574796A (ja) | 1991-05-22 | 1991-05-22 | トランジスタ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0574796A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02272758A (ja) * | 1989-03-06 | 1990-11-07 | Internatl Business Mach Corp <Ibm> | トランジスタ及びその製造方法 |
-
1991
- 1991-05-22 JP JP3146657A patent/JPH0574796A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02272758A (ja) * | 1989-03-06 | 1990-11-07 | Internatl Business Mach Corp <Ibm> | トランジスタ及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3299807B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH0797589B2 (ja) | ヘテロ接合型バイポ−ラトランジスタの製造方法 | |
| JP3341740B2 (ja) | ヘテロバイポーラ型トランジスタ及びその製造方法 | |
| JP3294461B2 (ja) | ヘテロ接合バイポーラトランジスタとその製造方法 | |
| JP2576828B2 (ja) | 高利得ｍｉｓトランジスタ | |
| JPS607771A (ja) | 半導体装置 | |
| JP2002359249A (ja) | 化合物半導体装置及びその製造方法 | |
| JP3816347B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH0658917B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| JPH0574796A (ja) | トランジスタ及びその製造方法 | |
| JPS63200567A (ja) | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 | |
| JP2004140038A (ja) | 薄膜結晶ウェーハの製造方法及び半導体デバイス並びにその製造方法 | |
| JP2963704B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPH1154522A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPH09246280A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPS61280665A (ja) | ヘテロ接合バイポ−ラトランジスタ及びその製造方法 | |
| JPH11121461A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP3399673B2 (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
| JPH02238631A (ja) | 半導体装置 | |
| JP2504767B2 (ja) | ヘテロ接合バイポ−ラトランジスタの製造方法 | |
| JPH05129322A (ja) | 半導体装置の製造方法 | |
| JPH07263460A (ja) | Ｈｂｔ型化合物半導体装置とその製造方法 | |
| JP2518347B2 (ja) | バイポ―ラトランジスタの製造方法 | |
| JP2001203216A (ja) | 半導体エピタキシャルウエハ | |
| JPS63245958A (ja) | ヘテロ接合型バイポ−ラトランジスタ |