JPH02238658A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02238658A JPH02238658A JP5901589A JP5901589A JPH02238658A JP H02238658 A JPH02238658 A JP H02238658A JP 5901589 A JP5901589 A JP 5901589A JP 5901589 A JP5901589 A JP 5901589A JP H02238658 A JPH02238658 A JP H02238658A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- layer electrode
- metal film
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 239000002184 metal Substances 0.000 claims abstract description 27
- 238000000034 method Methods 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 238000005530 etching Methods 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 2
- 230000005684 electric field Effects 0.000 abstract description 4
- 230000001154 acute effect Effects 0.000 abstract description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000000992 sputter etching Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000008188 pellet Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特に金属膜一誘
電体膜一金属膜の積層構造で構成される容量の製造方法
に関する。
電体膜一金属膜の積層構造で構成される容量の製造方法
に関する。
従来、半導体装置は能動素子，抵抗，容量，インダクタ
等で構成されているが、高密度化，低価格化のために半
導体装置のペレットサイズは一層の小型化が図られてい
る。この種の半導体装置を構成する素子の中で比較的大
きな面積を占有するものは容量であり、同一の容量値で
面積を縮小するように検討が進められている。例えば、
容量の誘電体（絶縁物）に、より高い誘電率の誘電物を
適用することにより面積を縮小したり、また誘電体の膜
厚を薄＜シて面積を縮小する検討がされている。
等で構成されているが、高密度化，低価格化のために半
導体装置のペレットサイズは一層の小型化が図られてい
る。この種の半導体装置を構成する素子の中で比較的大
きな面積を占有するものは容量であり、同一の容量値で
面積を縮小するように検討が進められている。例えば、
容量の誘電体（絶縁物）に、より高い誘電率の誘電物を
適用することにより面積を縮小したり、また誘電体の膜
厚を薄＜シて面積を縮小する検討がされている。
しかし、その一方で誘電体の薄膜化により、絶縁破壊電
圧の低下、特に外来サージ導入によって引き起こされる
電極端部などの局部的集中が起因するサージ耐量低下と
いう不具合があった。
圧の低下、特に外来サージ導入によって引き起こされる
電極端部などの局部的集中が起因するサージ耐量低下と
いう不具合があった。
第３図（ａ）乃至（ｈ）は従来の容量の製造方法の一例
を工程順に示す縦断面図である。
を工程順に示す縦断面図である。
即ち、同図（ａ）のように、半導体基板１上に下地絶縁
膜２を形成した後、同図（ｂ）のように金属膜３を形成
する。そして、同図（ｃ）のように、下層電極を形成す
る頷域をレジストマスク４で覆い、このレジストマスク
で覆われていない領域の金属膜３を除去することで、同
図（ｄ）のように下層電極３Ａを形成する。
膜２を形成した後、同図（ｂ）のように金属膜３を形成
する。そして、同図（ｃ）のように、下層電極を形成す
る頷域をレジストマスク４で覆い、このレジストマスク
で覆われていない領域の金属膜３を除去することで、同
図（ｄ）のように下層電極３Ａを形成する。
次に、同図（ｅ）のように、誘電体膜５を所要の厚さで
全面に被着し、その上で同図（ｆ）のように誘電体膜５
上の全面に金属膜６を形成する。
全面に被着し、その上で同図（ｆ）のように誘電体膜５
上の全面に金属膜６を形成する。
そして、同図（ｇ）のように、上層電極を形成する領域
をレジストマスク７で覆い、このレジストマスク７で覆
われていない領域の金属膜６を除去することで上層電極
６Ａを形成する。
をレジストマスク７で覆い、このレジストマスク７で覆
われていない領域の金属膜６を除去することで上層電極
６Ａを形成する。
これにより、下層電極３Ａ，誘電体膜５，下層電極６Ａ
で、金属膜一誘電体膜−金属膜の構造からなる容量が製
造される。
で、金属膜一誘電体膜−金属膜の構造からなる容量が製
造される。
上記した従来の製造方法で製造した容量では、第４図に
示すように下層電極３Ａの端部Ａは、上層電極６Ａに対
して鋭角な突起となり、外来サージによって導入される
電界がこの端部７に集中し易くなる。このため、この端
部Ａにおいて誘電体膜５の絶縁耐圧が低下され、上層電
極６Ａと下層電極３Ａとが短絡し易くなるという問題が
生じている。
示すように下層電極３Ａの端部Ａは、上層電極６Ａに対
して鋭角な突起となり、外来サージによって導入される
電界がこの端部７に集中し易くなる。このため、この端
部Ａにおいて誘電体膜５の絶縁耐圧が低下され、上層電
極６Ａと下層電極３Ａとが短絡し易くなるという問題が
生じている。
本発明は上述した問題を解消して、サージ耐量の高い容
量を有する半導体装置を提供することを目的とする。
量を有する半導体装置を提供することを目的とする。
本発明の半導体装置の製造方法は、半導体基板の下地絶
縁膜上に金属膜を形成し、これを所要パターンに形成し
て下層電極を形成する工程と、前記下層電極上に下層電
極よりも充分に厚く誘電体膜としての絶縁膜を被着する
工程と、この絶縁膜を下層電極上で所要の厚さとなるよ
うにエッチングバックしてその表面を平坦化する工程と
、平坦化した絶縁膜上に金属膜を形成し、これを所要パ
ターンに形成して上層電極を形成する工程とを含んでい
る。
縁膜上に金属膜を形成し、これを所要パターンに形成し
て下層電極を形成する工程と、前記下層電極上に下層電
極よりも充分に厚く誘電体膜としての絶縁膜を被着する
工程と、この絶縁膜を下層電極上で所要の厚さとなるよ
うにエッチングバックしてその表面を平坦化する工程と
、平坦化した絶縁膜上に金属膜を形成し、これを所要パ
ターンに形成して上層電極を形成する工程とを含んでい
る。
上述した製造方法では、下層電極上の絶縁膜を上面平坦
に形成するため、下層電極の端部が上層電極に対して鋭
角な突起となることがなく、外来サージによる電界集中
が防止され、端部における絶縁耐圧の低下が防止される
。
に形成するため、下層電極の端部が上層電極に対して鋭
角な突起となることがなく、外来サージによる電界集中
が防止され、端部における絶縁耐圧の低下が防止される
。
次に、本発明を図面を参照して説明する。
（第１実施例）
第１図（ａ）乃至（ｉ）は本発明の第１実施例を製造工
程順に示す縦断面図である。
程順に示す縦断面図である。
先ず、同図（ａ）のように、半導体基板１の上面に下地
絶縁膜として厚さ５０００人のプラズマシリコン酸化膜
２を形成し、この上に同図（ｂ）のように、下層電極と
なる厚さ４０００人の金属膜３をスパッタで形成する。
絶縁膜として厚さ５０００人のプラズマシリコン酸化膜
２を形成し、この上に同図（ｂ）のように、下層電極と
なる厚さ４０００人の金属膜３をスパッタで形成する。
次に、同図（Ｃ）のように、下層電極を形成する領域の
前記金属膜３上にレジストマスク４を形成し、このレジ
ストマスク４を利用して金属膜３をイオンミリングで除
去することで、同図（ｄ）のように、下層電極３Ａを形
成する。
前記金属膜３上にレジストマスク４を形成し、このレジ
ストマスク４を利用して金属膜３をイオンミリングで除
去することで、同図（ｄ）のように、下層電極３Ａを形
成する。
次に、同図（ｅ）のように、前記下層電極３Ａを含む全
面に、下層電極３Ａに比較して充分に厚く、ここでは厚
さ１００００人に誘電体膜としてのプラズマシリコン窒
化膜５を形成する。そして、同図（ｆ）のように、前記
シリコン窒化膜５をＲＩＥ法によりエッチングバックし
、下層電極３Ａ上におけるシリコン窒化膜５を所望の厚
さにし、かつ下層電極３Ａによる前記シリコン窒化膜５
の段差を解消してシリコン窒化膜５の表面を平坦化する
。この場合、下層電極３Ａ上の膜厚を２５００人にして
いる。
面に、下層電極３Ａに比較して充分に厚く、ここでは厚
さ１００００人に誘電体膜としてのプラズマシリコン窒
化膜５を形成する。そして、同図（ｆ）のように、前記
シリコン窒化膜５をＲＩＥ法によりエッチングバックし
、下層電極３Ａ上におけるシリコン窒化膜５を所望の厚
さにし、かつ下層電極３Ａによる前記シリコン窒化膜５
の段差を解消してシリコン窒化膜５の表面を平坦化する
。この場合、下層電極３Ａ上の膜厚を２５００人にして
いる。
次に、同図（ｇ）のように、平坦化したシリコン窒化膜
５の上面に、上層電極となる金属膜６を厚さ５０００人
にスパッタ形成し、かつ同図（ｈ）に示すようにレジス
トマスク７を選択形成した上で、同図（ｉ）のように、
レジストマスク７を用いたイオンミリングで金属膜６を
選択除去して上層電極６Ａを形成する。
５の上面に、上層電極となる金属膜６を厚さ５０００人
にスパッタ形成し、かつ同図（ｈ）に示すようにレジス
トマスク７を選択形成した上で、同図（ｉ）のように、
レジストマスク７を用いたイオンミリングで金属膜６を
選択除去して上層電極６Ａを形成する。
この製造方法により形成される容量は、下層電極３Ａの
端部におけるシリコン窒化膜５の厚さが他の部分と同じ
厚さに形成されるため、この端部におけるサージ耐量は
従来の製造方法による容量に比べて著しく向上されるこ
とになる。
端部におけるシリコン窒化膜５の厚さが他の部分と同じ
厚さに形成されるため、この端部におけるサージ耐量は
従来の製造方法による容量に比べて著しく向上されるこ
とになる。
（第２実施例）
第２図（ａ）乃至（ｉ）は本発明の第２実施例を製造工
程順に示す縦断面図である。
程順に示す縦断面図である。
この実施例は、基本的には第１実施例と同じであり、第
１図（ａ）乃至（ｉ）と同一部分には同一符号を付して
ある。但し、ここでは容量誘電体膜としてシリコン窒化
膜に代えてシリコン酸化膜５Ａを用いている。
１図（ａ）乃至（ｉ）と同一部分には同一符号を付して
ある。但し、ここでは容量誘電体膜としてシリコン窒化
膜に代えてシリコン酸化膜５Ａを用いている。
この製造方法においても、第１実施例と同等の改善効果
を得ることができる。
を得ることができる。
なお、本発明は上述した材質，構造，手順に限定される
ことなく、適用されることは言うまでもない。
ことなく、適用されることは言うまでもない。
以上説明したように本発明は、下層電極を形成した後に
、充分に厚く誘電体膜としての絶縁膜を形成し、その後
この絶縁膜を所要厚さにまでエッチングバックしてその
表面を平坦に形成しているため、下層電極の端部が上層
電極に対して鋭角な突起となることがなく、外来サージ
による電界集中を防止でき、耐サージ性を向上した容量
を製造することができる効果がある。
、充分に厚く誘電体膜としての絶縁膜を形成し、その後
この絶縁膜を所要厚さにまでエッチングバックしてその
表面を平坦に形成しているため、下層電極の端部が上層
電極に対して鋭角な突起となることがなく、外来サージ
による電界集中を防止でき、耐サージ性を向上した容量
を製造することができる効果がある。
第１図（ａ）乃至（ｉ）は本発明の第１実施例を製造工
程順に示す縦断面図、第２図（ａ）乃至（ｉ）は本発明
の第２実施例を製造工程順に示す縦断面図、第３図（ａ
）乃至（ｈ）は従来の製造方法を工程順に示す縦断面図
、第４図は従来の製造方法における問題点を説明するた
めの縦断面図である。 ■・・・半導体基板、２・・・シリコン酸化膜（下地絶
縁膜）、３・・・金属膜、３Ａ・・・下層電極、４・・
・レジストパターン、５・・・シリコン窒化膜（誘電体
膜，絶縁膜）、５Ａ・・・シリコン酸化膜（誘電体膜，
絶縁膜）、６・・・金属膜、６Ａ・・・上層電極、７・
・・レジストパターン。 第 ｌ 図 第２ 図
程順に示す縦断面図、第２図（ａ）乃至（ｉ）は本発明
の第２実施例を製造工程順に示す縦断面図、第３図（ａ
）乃至（ｈ）は従来の製造方法を工程順に示す縦断面図
、第４図は従来の製造方法における問題点を説明するた
めの縦断面図である。 ■・・・半導体基板、２・・・シリコン酸化膜（下地絶
縁膜）、３・・・金属膜、３Ａ・・・下層電極、４・・
・レジストパターン、５・・・シリコン窒化膜（誘電体
膜，絶縁膜）、５Ａ・・・シリコン酸化膜（誘電体膜，
絶縁膜）、６・・・金属膜、６Ａ・・・上層電極、７・
・・レジストパターン。 第 ｌ 図 第２ 図
Claims (1)
- １、半導体基板の下地絶縁膜上に金属膜を形成し、これ
を所要パターンに形成して下層電極を形成する工程と、
前記下層電極上に前記下層電極よりも充分に厚く誘電体
膜としての絶縁膜を被着する工程と、この絶縁膜を下層
電極上で所要の厚さとなるようにエッチングバックして
その表面を平坦化する工程と、平坦化した絶縁膜上に金
属膜を形成し、これを所要パターンに形成して上層電極
を形成する工程とを含むことを特徴とする半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5901589A JPH02238658A (ja) | 1989-03-10 | 1989-03-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5901589A JPH02238658A (ja) | 1989-03-10 | 1989-03-10 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02238658A true JPH02238658A (ja) | 1990-09-20 |
Family
ID=13101043
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5901589A Pending JPH02238658A (ja) | 1989-03-10 | 1989-03-10 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02238658A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002184953A (ja) * | 2000-12-15 | 2002-06-28 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
-
1989
- 1989-03-10 JP JP5901589A patent/JPH02238658A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002184953A (ja) * | 2000-12-15 | 2002-06-28 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8680649B2 (en) | Multi-layer film capacitor with tapered film sidewalls | |
| US8546233B2 (en) | Method for producing an integrated circuit arrangement with capacitor in an interconnect layer | |
| US5281555A (en) | Method for alleviating the step difference in a semiconductor and a semiconductor device | |
| JP2004266009A (ja) | 半導体装置およびその製造方法 | |
| US5915188A (en) | Integrated inductor and capacitor on a substrate and method for fabricating same | |
| JPH04245665A (ja) | 半導体集積回路構造 | |
| US6268620B1 (en) | Method of forming capacitors on integrated circuit | |
| JP3820003B2 (ja) | 薄膜キャパシタの製造方法 | |
| US6657277B1 (en) | Method for forming antifuse via structure | |
| US7109090B1 (en) | Pyramid-shaped capacitor structure | |
| US6818499B2 (en) | Method for forming an MIM capacitor | |
| JPH02238658A (ja) | 半導体装置の製造方法 | |
| US5751019A (en) | Method and structure for reducing short circuits between overlapping conductors | |
| JP3163761B2 (ja) | 集積回路装置 | |
| JP2560639B2 (ja) | Ｍｉｍキャパシタ | |
| JPH0992786A (ja) | Ｍｉｍキャパシタ並びに同キャパシタおよび配線の形成方法 | |
| CN1519932A (zh) | 高品质因子的电感和制造方法 | |
| JP3253756B2 (ja) | 薄膜コンデンサおよびその製造方法 | |
| US3533148A (en) | Thin film capacitors | |
| JPH05326313A (ja) | コンデンサおよびその製造方法 | |
| JPS6315457A (ja) | 半導体装置の製造方法 | |
| JP2000124405A (ja) | 集積回路用の受動素子およびその製造方法 | |
| JPH0430568A (ja) | 半導体装置 | |
| JPH03263833A (ja) | テーパエツチング方法 | |
| JPS61279166A (ja) | 混成集積回路用基板 |