JPH02239334A - 仮想計算機 - Google Patents

仮想計算機

Info

Publication number
JPH02239334A
JPH02239334A JP1059628A JP5962889A JPH02239334A JP H02239334 A JPH02239334 A JP H02239334A JP 1059628 A JP1059628 A JP 1059628A JP 5962889 A JP5962889 A JP 5962889A JP H02239334 A JPH02239334 A JP H02239334A
Authority
JP
Japan
Prior art keywords
interrupt
hardware
mask
cpu
logical cpu
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1059628A
Other languages
English (en)
Other versions
JP3138985B2 (ja
Inventor
Yasuhiko Nakajima
康彦 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP01059628A priority Critical patent/JP3138985B2/ja
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to KR1019890015297A priority patent/KR920004409B1/ko
Priority to EP89310954A priority patent/EP0366416B1/en
Priority to CA002001298A priority patent/CA2001298C/en
Priority to DE68927627T priority patent/DE68927627T2/de
Priority to AU43708/89A priority patent/AU614673B2/en
Publication of JPH02239334A publication Critical patent/JPH02239334A/ja
Priority to US07/928,180 priority patent/US5276815A/en
Application granted granted Critical
Publication of JP3138985B2 publication Critical patent/JP3138985B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [概 要] 仮想計算機システムにおける入出力割込み制御方式に関
し、 仮想計算機の入出力割込みに係る制御を簡潔なものとし
てオーバヘッドを減少せしめることを目的とし、 ハードウエアの割込みマスクの個々のビットを各論理C
PUに対応せしめ、論理CPUが走行するとき、物理C
PtJのハードウエア割込みマスクの内、該論理CPU
に対応するビットをイネーブル状態とする手段と、 個々のサブチャネルに書き込まれる論理CPUとの対応
関係情報を、該当するサブチャネルからの割込み条件を
受理可能とするためのマスクビット変更処理を最後に実
行した論理CPUに対応するものに書き替える手段とを
設けることにより構成する。
[産業上の利用分野] 本発明は、仮想計算機システムにおける入出力(以下I
/Oとも言う)についての割込みの制御に関し、特に仮
慝計算機モニタの負荷を軽減せしめて、オーバヘッドを
減少せしめることの可能な制御方式に係る。
[従来の技術] 仮想計算機システムに於いては、この上で走行する仮想
計算機(以下ゲストとも言う》に対して、ゲス}1!境
で走行している事を特に意識させる事なく、実計算機上
で走行しているのと同じ機能・環境を提供する事が要求
される。
この事はI/○処理に於いても同様である。
一般に仮想計算機システムでは、仮想計算機モニタ(以
下ホストとも言う)が認識する実際のI/O割込みと、
ゲストに意識させるI/O割込みとは異なる。(複数の
ゲストを同時に走行させる為に、一般に物理的なI/O
割込みの一部分のみゲストに見せる。)この為に既存の
仮想計算機システムでは、ホストが論理CPUごとに仮
想的な割込みマスク及び割込みキューを用意し、ハード
ウェア割込みマスクをこの仮想的な割込みマスクに時分
割に対応させることにより、I/O装置からの割込み条
件をホストが各論理CPUに振り分けている。
以下、このような従来の方式について、更に図面を用い
て説明する。
第3図は従来の仮想計算機システムの入出力割り込みの
系の概要を示す図であって、501はホスト、502,
 503,はゲスト、504はハードウェアを示してお
り、また、521, 522, 531., 532は
それぞれ論理C P U , 621, 622, 6
31. 632はそれぞれ仮想割込みマスク、540は
ハードウェア割込みマスク、505はサブチャネルを表
わしている。
同図において、ゲスト502, 503の論理CPU5
21, 522, 531. 532に対しては、それ
ぞれ仮想割込みマスク621, 622, 631. 
632が用意されており、これらの各仮想割込みマスク
にハードウエア割込みマスク540の内容を時分割に対
応させることによって、I/O装置からの割込み条件を
それぞれの論理CPUにllffXfllせしめる制御
を行なっている。
これらの制御はホストによって行なわれる。
すなわち、従来の仮想計算機システムでは、全てのI/
O割込みはホストによる振り分けを必要とする。ホスト
は、ハードウエア割込みマスク540をゲストの各論理
CPUから見た仮想的な割込みマスク 621〜632
等と時分割に対応させることにより、各論理CPUに対
するI/O割込みを振り分ける。
第4図は従来の仮想計算機システムの割込みの制御につ
いて説明する図であって、第3図と対応する部分には同
一の数字符を付している。
これらの内、611, 621. 622は仮想割込み
マスクであって、論理CPUごとに用意され、各ビット
は異なるI/O装置からの割込み要求に対応している。
そして、ビットの値が′ビである場合にのみI/O装置
からの割込みが受け付けられる。
また、540は、ハードウエア割込みマスクであって、
各マスクビットは異なるI/O装置からの割込み要求に
対応し、ビット位置は各仮想割込みマスクと1対1に対
応している。該マスクのビットパターンは現在物理CP
U上で走行中の論理CPUに対応する仮想割込みマスク
のビットパターンに等しく、ビット値が“1”の場合の
みI/O割込みが受け付けられる。
550は割込み報告先であって、I/O割込みの報告先
論理CPUが記述されている。この報告先論理CPUと
しては、該サブチャネルを起動した論理CPUが選択さ
れる。
以下、その動作について、仮想割込みマスク設定時と、
ゲス}I/O割込み発生時に分けて説明する。
a、仮想割込みマスク設定時 ■ 数字符521で示すゲスト論理CPU−Cが必要に
応じて仮想割込みマスク 621を設定する。あるI/
O装置に対応したビット(例えばi 01)の値を“1
′にすることで、該I/O装置に対応したサブサヤネル
505からの割込み要求を受け付けることができる。サ
ブチャネル内には割込みの報告先Cが記述される。
■ ホスト501は最新の仮想割込みマスク(611〜
622等)を時分割によりハードウエア割込みマスク 
540に反映し、I/O割込みに備える。
■ あるゲスト論理CPU (例えば522)が別の物
理CPUにディスバッチされた場合、該ゲスト論理CP
Uに対応する仮想割込みマスク 622はこの別の物理
CPU上で走行するホストによりハードウェア割込みマ
スクに反映される。
b.ゲストI/O割込み発生時 ■ I/O装置が割込み条件を発生した場合、ハードウ
エア割込みマスク 540の該当ビット(例えばi o
l)が“1”であればホストに対して■/○割込み条件
を報告する。
■ 仮想割込みマスク 611〜6220ビット値(各
io1の内容)だけでは、該I/O割込みをどの論理C
PUに対して報告すべきか特定することができない。ホ
ストは該I/O割込みを発生したI/O装置に対応する
サブチャネル505内の割込み報告先550により報告
先Cを決定し、該当論理CPU−Cに対してI/O割込
み条件を報告する。
[発明が解決しようとする課題] 上述のように、従来の仮想計算機システムにおいては、
仮想割込みマスクとハードウェア割込みマスクとの対応
付けを総てホストが管理し、I/O割込みを報告先別に
振り分けることが必要であった。
そのため、オーバヘッドが大となる上、ホストの負荷も
増すから、系の処理能力に与える影響が大であった。
また、ホストの負荷の軽減を図るため、ハードウェア割
込みマスクを各論理CPUに対応させて持たせる等の方
法も考えられるが、これはハードウェア量が増し経済性
が損なわれるという問題点があった。
本発明は、このような従来の問題点に鑑み、ハードウェ
ア割込みマスクに係るハードウエア量の増大を招くこと
なく、ホストの負荷を軽減せしめ得る制御方式を提供す
ることを目的としている。
に対応せしめ、論理CPUが゛走行するとき物理CPU
のハードウェア割込みマスクの内、該論理CPUに対応
するビットをイネーブル状態とする手段と、 個々のサブチャネルに書き込まれる論理CPUとの対応
関係情報を、該当するサブチャネルからの割込み条件を
受理可能とするためのマスクビット変更処理を最後に実
行した論理CPUに対応するものに書き替える手段を設
けた仮想計算機システムの入出力制御方式である。
口課題を解決するための手段] 本発明によれば、上述の目的は、前記特許請求の範囲に
記載した手段により達成される。
すなわち、本発明は、CPUで動作するファームウエア
あるいはソフトウェアがフローティング割込みであるハ
ードウェア入出力割込みを管理する方式の仮想計算機シ
ステムにおける入出力割込みの制御方式において、ハー
ドウェアの割込みマスクの個々のビットを各論理CPU
[作 用] 本発明においては、上記手段により、ハードウェア割込
みマスクの個々のビットを各論理CPUに対応させ、あ
る論理CPUが走行している物理CPUのハードウェア
割込みマスクのうち、この論理CPUに対応するものを
イネーブルとする事により、ハードウエア割込みマスク
の時分割使用に伴うホストの介入を不要としている。
また、サブチャネルの個々に記入される、論理CPUと
の対応関係情報を、このサブチャネルからの割込み条件
を受理可能とするマスクビット変更処理を、最後に実行
した論理CPUに対応する上記マスクビットを指定する
ようにハードウェアによって動的に変更する事により、
I/O装置からのフローティング割込みの管理を容易に
するものである。
第1図は本発明の原理的構成を示す図であって、1はホ
スト、2.3はゲスト、2−1. 2−2. 3−1.
3−2はそれぞれ論理C P U , 2−11. 2
−12. 3−11.3−12はそれぞれ仮想割込みマ
スク、4はハードウェア、4−1はハードウェア割込み
マスク、5はサブチャネルを表わしている。
同図において、仮想割込みマスク2−11. 2−12
.3−1.1.3−1.2は、従来と同様に論理CPU
ごとに用意され、各ビットは異なるI/O装置からの割
込み要求に対応する。これらのビットは、ビット値が“
1″の場合にのみI/O割込みが受け付けられるが、ハ
ードウェア割込みマスク4−1は従来のものと異なり、
各マスクビットが、それぞれ各論理CPUに対応してい
る。
本発明による処理分担によれば、ホストは(通常のケー
スでは)I/O割込みを振り分ける処理を行なう事はな
い。I/O割込みはホストによる振り分け処理を経由せ
ずに、直接各論理CPUに報告される。ハードウェア割
込みマスク4−1の各ビットは各論理CPUに対応して
おり、I/O割込みサブチャネル内に記述された割込み
報告先CPUに対応するマスクビットを使用して該当す
る論理CPUに対し報告される。
[実施例] 第2図は本発明の一実施例を示す図であって、11はホ
スト、12. 13はゲスト、11−1., 11−2
. 12−1.12−2. 1.3−1. 13−2は
それぞれ論理CPUA〜F,11−11. 12−11
. 12−12はそれぞれ仮想割込みマスク、14はハ
ードウェア、14−1はハードウエア割込みマスク、1
5はサブチャネル、15−1は割込み報告先を表わして
いる。
同図において、11−11. 12−11. 12−1
2で示す仮想割込みマスクは論理CPUごとに用意され
、各ビットは異なるI/O装置からの割込み要求に対応
している。このビットの値が“1“であるときのみI/
O割込みが受け付けられる。
ハードウエア割込みマスク14−1の各マスクビットは
論理CPUと1対1に対応している。I/O割込みはマ
スクビット値が″1″の論理CPUに対してのみ報告さ
れ得る。
割込み報告先15−1には、I/O割込みの報告先論理
CPUが記述されている。この報告先論理CPUとして
は、最後に、該サブチャネルに関するI/O装置に対応
する仮想割込みマスクビットを“1”に設定した、論理
CPUがハードウェアにより選択される。
以下、本実施例の動作について、仮想割込みマスク設定
時と、ゲス}I/O割込み発生時に分けて説明する。
a.仮想割込みマスク設定時 ■ ゲスト論理C P U − C(12−1)が必要
に応じて仮想割込みマスク12−11を設定する。
あるI/O装置に対応したビット(例えば1o1)値を
“l“にすることで、該I/O装置に対応したサブチャ
ネル15からの割込み要求を受け付けることができる。
■ ホスト11はゲスト論理CPU−Cに対応するハー
ドウエア割込みマスク14−1のビットCを“l“に設
定し、また、サブチャネル内に、最後にマスクビットを
設定した論理CPU−Cを割込みの報告先として15−
1に設定する。
■ 以上に続いて、あるゲスト論理CPU(例えば12
−2)が仮想割込みマスク12−12のとッ} iol
を“1”に設定した場合、サブチャネル内の割込み報告
先15−1にはハードウェアによりDが設定され、以後
、該サブチャネルからの割込み要求はゲスト論理CPU
−Dに対して報告される。
■ あるゲスト論理CPU (例えば12−2)が別の
物理CPUにディスバッチされた場合、ホストはそれま
で使用していたハードウェア割込みマスクl4−1の対
応ビッ}Dの値をこの別の物理CPUのハードウェア割
込みマスクに反映する。
b.ゲストI/O割込み発生時 ■ I/O装置が割込み条件を発生した場合、まず、割
込み報告先15−1の内容により報告先Cを選択する。
■ ゲスト論理C P U − C (12−1)に対
応するハードウェア割込みマスク14−1のビットCが
“1”であれば該論理CPU−Cに対してI/O割込み
条件を報告する。
[発明の効果] 以上説明したように、本発明によれば、ホストがI/O
割込み要求を論理CPU間で振り分ける必要がなく、ハ
ードウェア割込みマスクのビット位置に応じて割込み報
告先を一意に決定することができる。このため、従来方
式において問題であった、I/O割込・み処理における
ホスト処理のオーバヘッドを著しく減少することができ
る利点がある。
【図面の簡単な説明】
第1図は本発明の原理的構成を示す図、第2図は本発明
の一実施例を示す図、第3図は従来の仮想計算機システ
ムの入出力割込みの系の概要を示す図、第4図は従来の
仮想計算機システムの割込みの制御について説明する図
である。 1,l1・・・・・・ホスト、2, 3. 12, 1
.3.・・・・・・ゲスト、2−1.2−2.3−1.
3−2.11−1.11−2.12−1.12−2.1
3−1  13−2・・・・・・論理C P U , 
2−11.. 2−12. 3−11. 3−12. 
11−1112−11. 12−12・・・・・・仮想
割込みマスク、4,14・・・・・・ハードウエア、4
−1.14−1・・・・・・ハードウエア割込みマスク
、5.15・・・・・・サブチャネル、15−1・・・
・・・割込み報告先

Claims (1)

  1. 【特許請求の範囲】 CPUで動作するファームウェアあるいはソフトウェア
    がフローティング割込みであるハードウェア入出力割込
    みを管理する方式の仮想計算機システムにおける入出力
    割込みの制御方式において、 ハードウェアの割込みマスクの個々のビットを各論理C
    PUに対応せしめ、論理CPUが走行するとき、物理C
    PUのハードウェア割込みマスクの内、該論理CPUに
    対応するビットをイネーブル状態とする手段と、 個々のサブチャネルに書き込まれる論理CPUとの対応
    関係情報を、該当するサブチャネルからの割込み条件を
    受理可能とするためのマスクビット変更処理を最後に実
    行した論理CPUに対応するものに書き替える手段とを
    設けたことを特徴とする仮想計算機システムの入出力制
    御方式。
JP01059628A 1988-10-24 1989-03-14 仮想計算機 Expired - Fee Related JP3138985B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP01059628A JP3138985B2 (ja) 1989-03-14 1989-03-14 仮想計算機
EP89310954A EP0366416B1 (en) 1988-10-24 1989-10-24 An input and output processing system for a virtual computer
CA002001298A CA2001298C (en) 1988-10-24 1989-10-24 Input and output processing system for a virtual computer
DE68927627T DE68927627T2 (de) 1988-10-24 1989-10-24 Ein-/Ausgabeverarbeitungssystem für einen virtuellen Rechner
KR1019890015297A KR920004409B1 (ko) 1988-10-24 1989-10-24 가상 컴퓨터를 위한 입.출력 처리 시스템
AU43708/89A AU614673B2 (en) 1988-10-24 1989-10-24 An input and output processing system for a virtual computer
US07/928,180 US5276815A (en) 1988-10-24 1992-08-14 Input and output processing system for a virtual computer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP01059628A JP3138985B2 (ja) 1989-03-14 1989-03-14 仮想計算機

Publications (2)

Publication Number Publication Date
JPH02239334A true JPH02239334A (ja) 1990-09-21
JP3138985B2 JP3138985B2 (ja) 2001-02-26

Family

ID=13118689

Family Applications (1)

Application Number Title Priority Date Filing Date
JP01059628A Expired - Fee Related JP3138985B2 (ja) 1988-10-24 1989-03-14 仮想計算機

Country Status (1)

Country Link
JP (1) JP3138985B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04256030A (ja) * 1991-02-08 1992-09-10 Nec Corp 情報処理装置の割り込み方式
JPH0540643A (ja) * 1991-08-06 1993-02-19 Nec Corp 複数os同時動作時のh/w割込み制御方式
WO2006035728A1 (ja) * 2004-09-29 2006-04-06 Sony Corporation 情報処理装置、割り込み処理制御方法、並びにコンピュータ・プログラム
JP2006252565A (ja) * 2005-03-11 2006-09-21 Microsoft Corp 仮想マシン環境におけるマルチレベルインターセプト処理のためのシステムおよび方法
US8327353B2 (en) 2005-08-30 2012-12-04 Microsoft Corporation Hierarchical virtualization with a multi-level virtualization mechanism

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04256030A (ja) * 1991-02-08 1992-09-10 Nec Corp 情報処理装置の割り込み方式
JPH0540643A (ja) * 1991-08-06 1993-02-19 Nec Corp 複数os同時動作時のh/w割込み制御方式
WO2006035728A1 (ja) * 2004-09-29 2006-04-06 Sony Corporation 情報処理装置、割り込み処理制御方法、並びにコンピュータ・プログラム
CN100549964C (zh) 2004-09-29 2009-10-14 索尼株式会社 信息处理设备、中断处理控制方法
US8584125B2 (en) 2004-09-29 2013-11-12 Sony Corporation Apparatuses, methods, and computer-readable media for interrupt control
JP2006252565A (ja) * 2005-03-11 2006-09-21 Microsoft Corp 仮想マシン環境におけるマルチレベルインターセプト処理のためのシステムおよび方法
US8327353B2 (en) 2005-08-30 2012-12-04 Microsoft Corporation Hierarchical virtualization with a multi-level virtualization mechanism

Also Published As

Publication number Publication date
JP3138985B2 (ja) 2001-02-26

Similar Documents

Publication Publication Date Title
JP4947081B2 (ja) パススルーi/oデバイスを伴うlparの動的マイグレーション装置、その方法及びそのプログラム
US5428799A (en) Redirection of interrupts to microprocessors
TWI239450B (en) Apparatus, computer readable recording medium, and method for yielding to a processor within a logically partitioned data processing system
EP1054322B1 (en) Computer system with multiple operating system operation
US5025369A (en) Computer system
JP3206247B2 (ja) 動的に資源を再構成するための方法及びシステム
US8782657B2 (en) Dynamic creation and destruction of IO resources based on actual load and resource availability
US5349664A (en) Initial program load control system in a multiprocessor system
CN101267334A (zh) 一种动态分配设备的方法及装置
US5228127A (en) Clustered multiprocessor system with global controller connected to each cluster memory control unit for directing order from processor to different cluster processors
JPH02239334A (ja) 仮想計算機
EP0969367A2 (en) System and method used in a computer system for distributing tasks between multiprocessing I/O subsystems
JPH0727507B2 (ja) チャネル選択アービトレーション
JPH06348664A (ja) 異なる命令特性を持つ複数のcpuによって構成される計算機システムの制御装置
JP2004171172A (ja) プロセッサ負荷制御機能をもつ記憶制御装置
JPS62260257A (ja) 入出力ポ−ト割り付け制御方式
JPH0721045A (ja) 情報処理システム
EP0316251B1 (en) Direct control facility for multiprocessor network
JP2507140B2 (ja) 多重並列デ―タバス装置
JPH01137359A (ja) プロセッサの制御方法
KR920004409B1 (ko) 가상 컴퓨터를 위한 입.출력 처리 시스템
JPH0348937A (ja) 仮想計算機システムにおける入出力命令実行方式
JPH0575141B2 (ja)
JPH04329443A (ja) タスク制御方式
JPH04364550A (ja) メモリ管理方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees