JPH04256030A - 情報処理装置の割り込み方式 - Google Patents

情報処理装置の割り込み方式

Info

Publication number
JPH04256030A
JPH04256030A JP3017198A JP1719891A JPH04256030A JP H04256030 A JPH04256030 A JP H04256030A JP 3017198 A JP3017198 A JP 3017198A JP 1719891 A JP1719891 A JP 1719891A JP H04256030 A JPH04256030 A JP H04256030A
Authority
JP
Japan
Prior art keywords
input
output
interrupt
master
arithmetic processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3017198A
Other languages
English (en)
Other versions
JP3093293B2 (ja
Inventor
▲高▼木　均
Hitoshi Takagi
Muneharu Miyazaki
宮▲崎▼　宗治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
NEC Solution Innovators Ltd
Original Assignee
NEC Corp
NEC Solution Innovators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, NEC Solution Innovators Ltd filed Critical NEC Corp
Priority to JP03017198A priority Critical patent/JP3093293B2/ja
Priority to US07/831,269 priority patent/US5291605A/en
Priority to FR9201459A priority patent/FR2672708B1/fr
Publication of JPH04256030A publication Critical patent/JPH04256030A/ja
Application granted granted Critical
Publication of JP3093293B2 publication Critical patent/JP3093293B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)
  • Bus Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は仮想計算機機能を有する
情報処理装置に関し、特に情報処理装置の割り込み方式
に関する。
【０００２】
【従来の技術】演算処理装置（以降、ＥＰＵと略す場合
がある）に対する入出力終了割り込み（以降、入出力割
り込み、または割り込みと略す場合がある）とは、演算
処理装置からの入出力処理装置の起動に対する、入出力
処理装置からの入出力処理の終了を通知する手段である
。割り込み要求を受け付けた演算処理装置は、現在実行
中のプロセスを中断し、割り込み処理用プロセスを起動
する。演算処理装置は主記憶から割り込みセルを取り出
す。割り込みセルは割り込み要求を起こした入出力処理
装置がどれであるかを識別するための一ワードないし数
ワードのデータであり、入出力処理装置によって割り込
みの要求と同時に設定される。割り込みセルを取り出し
た演算処理装置は次に自装置のもつ割り込みマスクレジ
スタの内容を読み出す。割り込みマスクレジスタは割り
込みを処理する演算処理装置が割り込みを受け付けた時
点においてアクセス可能な入出力処理装置を示すマスク
レジスタであり、オペレーティングシステムにより設定
される。割り込みセルと割り込みマスクレジスタを読み
だした演算処理装置はふたつのデータの理論積をとり、
すべて０でなければ、自装置が処理できる割り込み要求
が存在するということなので、その割り込みを要求した
入出力処理装置を示すコードを作成してオペレーティン
グシステムへ通知する。すべて０であれば、自装置が処
理すべき割り込み要求が存在しなかったということなの
で、割り込み処理用プロセスを終了させ、中断していた
プロセスを再開する。
【０００３】複数の演算処理装置から構成される情報処
理装置において、割り込みの処理は通常限定された演算
処理装置のみによって行なわれ、この割り込みを処理す
る演算処理装置をマスタＥＰＵと呼び、それ以外の演算
処理装置をスレーブＥＰＵと呼ぶ。マスタＥＰＵは自演
算処理装置内のマスタＥＰＵフラグがＯＮであることで
他スレーブＥＰＵと区別する。演算処理装置はマスタＥ
ＰＵフラグの出力と入出力処理装置からの割り込み要求
をもとに割り込みの受付の可否を判定する割り込み受付
判定回路を持っており、マスタＥＰＵフラグがＯＮであ
り、かつ割り込み要求があった場合、割り込みを受け付
ける。
【０００４】仮想計算機機能を有する複数の演算処理装
置からなる情報処理装置において、親オペレーティング
システム（以降、親ＯＳと略す場合がある）とは演算処
理装置の仮想計算機機能を使用して子オペレーティング
システム（以降、子ＯＳと略す場合がある）を管理する
機能を持ったオペレーティングシステム（以降、ＯＳと
略す場合がある）であり、子ＯＳとは親ＯＳの１つのＪ
ＯＢとして親ＯＳの管理のもとで動作するＯＳをいう。 親ＯＳ、子ＯＳの仮想計算機における役割については、
「ＮＥＣ技法　　ＶＯＬ．４０　　ＮＯ．１１Ｐ．３５
〜」に記載されている。
【０００５】また、子ＯＳの制御のもとで実行されてい
るユーザジョブにおいて、入出力動作が発生した場合、
その応答である割り込みを親ＯＳが関与することなく、
子ＯＳが直接受け付けて処理する場合があり、これを子
ＯＳによる入出力動作の直接実行と呼ぶ。子ＯＳによる
入出力の直接実行を図４を用いて説明する。親ＯＳ３１
と子ＯＳ３２はそれぞれ入出力処理装置３３に接続され
ていて、親ＯＳ３１から入出力処理装置３３へ、入出力
要求を通知する手段３４と、子ＯＳ３２から入出力処理
装置３３へ、入出力要求を通知する手段３５と、入出力
処理装置３３から親ＯＳ３１へ、入出力の終了を通知す
る手段３６と、入出力処理装置３３から子ＯＳ３３へ入
出力の終了を通知する手段３７とを有している。各通知
手段３４，３５，３６及び３７は、論理的な手段であり
、その実現はハードウェア及びファームウェアによって
行なわれている。親ＯＳ３１内で発生した入出力要求は
入出力要求手段３４を介して入出力処理装置３３に通知
される。その入出力動作の終了は入出力終了通知手段３
６を介して親ＯＳ３１に通知される。また子ＯＳ３２内
で発生した入出力要求は入出力要求手段３５を介して入
出力処理装置３３に通知される。その入出力動作の終了
は入出力終了通知手段３７を介して子ＯＳ３２に通知さ
れる。このように、子ＯＳによる入出力の直接実行の場
合、子ＯＳからの入出力要求や、子ＯＳに対する入出力
割り込みに親ＳＯが関与することはない。
【０００６】子ＯＳによる入出力の直接実行を可能とす
るハードウェア構成の例と従来の割り込み方式を表わす
図を図２に示す。演算処理装置（ＥＰＵ）２１は入出力
処理装置２２に接続されている。この演算処理装置２１
には親ＯＳ２３と子ＯＳ２４とを有している。信号線２
５は演算処理装置２１から入出力処理装置２２へ、親Ｏ
Ｓ２３からの入出力要求を送出する信号線である。信号
線２６は演算処理装置２１から入出力処理装置２２へ、
子ＯＳ２４からの入出力要求を送出する信号線である。 信号線２７は入出力処理装置２２から演算処理装置２１
へ、親ＯＳ２３への入出力割り込みを要求する割り込み
要求信号線である。信号線２８は入出力処理装置２２か
ら演算処理装置２１へ、子ＯＳ２４への入出力割り込み
を要求する割り込み要求信号線である。２１１はマスタ
ＥＰＵフリップフロップである。第一のＡＮＤ回路２１
３は親ＯＳ２３への入出力割り込み要求信号線２７によ
る割り込み要求信号と、マスタＥＰＵフリップフロップ
２１１からの割り込み許可信号の論理積をとって演算処
理装置２１に割り込みを通知する。第二のＡＮＤ回路２
１４は子ＯＳ２４への入出力割り込み要求信号線２８に
よる割り込み要求信号と、マスタＥＰＵフリップフロッ
プ２１１からの割り込み許可信号の論理積をとって演算
処理装置２１に割り込みを通知する。割り込み処理起動
手段２１５は第一のＡＮＤ回路２１３と第二のＡＮＤ回
路２１４の出力の論理和をとり、二種類の割り込み通知
をまとめる論理的な手段であり、ハードウェア及びファ
ームウェアによって実現されている手段である。
【０００７】演算処理装置２１は親ＯＳ２３を実行する
際発生した入出力要求を入出力要求信号線２５を介して
入出力処理装置２２に通知する。同じく子ＯＳ２４を実
行する際発生した入出力要求を入出力要求信号線２６を
介して入出力処理要求２２に通知する。入出力処理装置
２２は要求のあった入出力動作を行ないその終了を割り
込み要求信号線２７，２８を介して演算処理装置２１に
通知する。この時、要求が親ＯＳからのものであれば親
ＯＳへの割り込み要求信号線２７を用い、子ＯＳからの
ものであれば子ＯＳへの割り込み要求信号線２８を用い
る。マスタＥＰＵフリップフロップ２１１はソフトウェ
アによって設定が可能なフリップフロップであり、割り
込み要求を処理する演算処理装置のものだけをＯＮにす
る。マスタＥＰＵフリップフロップ２１１がＯＮである
演算処理装置に親ＯＳへの割り込み要求信号線２７によ
る割り込みがあると、第一のＡＮＤ回路２１３がＯＮに
なり、割り込み処理起動手段２１５を通じて演算処理装
置２１の割り込み処理起動プロセスを起動する。また、
マスタＥＰＵフリップフロップ２１１がＯＮである演算
処理装置に子ＯＳ２４への割り込み要求信号線２８によ
る割り込みがあると、第二のＡＮＤ回路２１４がＯＮに
なり割り込み処理起動手段２１５を通じて演算処理装置
２１の割り込み処理プロセスを起動する。しかし、マス
タＥＰＵフリップフロップ２１１がＯＦＦである演算処
理装置に親ＯＳへの割り込み要求信号線２７による割り
込み、または子ＯＳへの割り込み要求信号線２８による
割り込みがあっても第一のＡＮＤ回路２１３、及び第二
のＡＮＤ回路２１４はＯＦＦであるため割り込み処理プ
ロセスは起動されない。
【０００８】この種の情報処理装置で子ＯＳで入出力動
作を直接実行させる場合、子ＯＳはディスパッチングの
関係でスレーブＥＰＵのみで動作する場合があり、この
ような場合、そのままではスレーブＥＰＵではマスタＥ
ＰＵフリップフロップ２１１がＯＦＦなので子ＯＳは自
身に対する割り込み２８を受け付けられないため、子Ｏ
Ｓによる入出力直接実行ができない。そこで、スレーブ
ＥＰＵ上でも割り込み要求を受け付けられるように、子
ＯＳが動作する演算処理装置のマスタＥＰＵフリップフ
ロップ２１１を、子ＯＳが動作している間ＯＮにする方
法を用いていた。これによって、たとえ子ＯＳがスレー
ブＥＰＵで動作することがあってもマスタＥＰＵフリッ
プフロップ２１１はＯＮになるため、割り込み要求２８
は演算処理装置に受け付けられる。この場合、マスタＥ
ＰＵフリップフロップ２１１がＯＮであるため親ＯＳに
対する割り込み２７も受け付けてしまうが、前出の割り
込みマスクレジスタの内容をすべて０にしておけば、ス
レーブＥＰＵが親ＯＳに対する割り込み要求を処理する
ことは抑止できる。
【０００９】
【発明が解決しようとする課題】上述した従来の情報処
理装置の割り込み方式は、スレーブＥＰＵのマスタＥＰ
Ｕフリップフロップが子ＯＳ実行中であるが為にＯＮと
なっていた場合に、親ＯＳに対する割り込み要求が発生
すると、一度子ＯＳの処理を中断して割り込み処理用プ
ロセスを起動して、割り込みマスクレジスタによって親
ＯＳに対する割り込みがすべてマスクされているかどう
か判断しなければならないので、親ＯＳに対する割り込
み要求が発生する毎に子ＯＳの処理が中断されてしまい
、前記判断に要する時間がシステムの処理性能を低下さ
せるという欠点がある。
【００１０】
【課題を解決するための手段】本発明の情報処理装置の
割り込み方式は、仮想計算機機能を有する少なくとも１
台の演算処理装置（ＥＰＵ）と、入出力処理装置と、該
演算処理装置上で動作する上位オペレーティングシステ
ムと、該上位オペレーティングシステムの制御のもとで
動作する、少なくとも１つの下位オペレーティングシス
テムからなるオペレーティングシステム群と、該演算処
理装置から該入出力処理装置へ前記上位オペレーティン
グシステムによる入出力要求を通知する手段と、該演算
処理装置から該入出力処理装置へ前記オペレーティング
システム群による入出力要求を通知する手段と、該入出
力処理装置から該演算処理装置へ前記上位オペレーティ
ングシステムの入出力の終了を通知する手段と、該入出
力処理装置から該演算処理装置へ前記オペレーティング
システム群の入出力の終了を通知する手段とから構成さ
れる情報処理装置において、該演算処理装置に駐在する
前記上位オペレーティングシステムに対する入出力終了
割り込み要求を処理できることを示す第一のマスタＥＰ
Ｕフラグ（実マスタＥＰＵフラブ）と、該上位オペレー
ティングシステムに対する入出力終了割り込み要求が有
り、かつ第一のマスタＥＰＵフラグにより入出力終了割
り込み要求を受け付け可能であることが表示されている
場合に、該入出力終了割り込み要求を受け付ける、第一
の割り込み受付手段と、該演算処理装置に駐在する前記
オペレーティングシステム群に対する入出力終了割り込
み要求を処理できることを示す、前記第一のマスタＥＰ
Ｕフラグとは独立した第二のマスタＥＰＵフラグ（仮想
マスタＥＰＵフラグ）と、該オペレーティングシステム
群に対する入出力終了割り込み要求が有り、かつ第二の
マスタＥＰＵフラグにより入出力終了割り込みを受け付
け可能であることが表示されている場合に、該入出力終
了割り込み要求を受け付ける、第二の割り込み受付手段
とを有している。
【００１１】
【実施例】次に、本発明について図面を参照して説明す
る。
【００１２】図１は本発明の一実施例を示す図である。 図１において、本実施例は演算処理装置１１とこれに接
続されている入出力処理装置１２とを有し、演算処理装
置１１には親ＯＳ１３と子ＯＳ１４とを有している。信
号線１５は演算処理装置１１から入出力処理装置１２へ
、親ＯＳ１３からの入出力要求を送出し、信号線１６は
演算処理装置１１から入出力処理装置１２へ、子ＯＳ１
４からの入出力要求を送出する信号線である。信号線１
７は入出力処理装置１２から演算処理装置１１へ、親Ｏ
Ｓ１３への入出力割り込みを要求する割り込み要求信号
線であり、信号線１８は入出力処理装置１２から演算処
理装置１１へ、子ＯＳ１４への入出力割り込みを要求す
る割り込み要求信号線である。なお、これら手段１１，
１２，１３，１４，１５，１６，１７及び１８は、前述
の（従来の技術）の項で説明した図２の２１，２２，２
３，２４，２５，２６，２７及び２８と同様の機能を持
つ手段である。
【００１３】親ＯＳ１３には実マスタＥＰＵフリップフ
ロップ１１１が接続されており、子ＯＳ１４には仮想マ
スタＥＰＵフリップフロップ１１２が接続されている。 第一のＡＮＤ回路１１３は親ＯＳ１３への入出力割り込
み要求信号線１７による割り込み要求信号と、実マスタ
ＥＰＵフリップフロップ１１１からの割り込み許可信号
の論理積をとって演算処理装置１１に割り込みを通知す
るＡＮＤ回路で、第二のＡＮＤ回路１１４は子ＯＳ１４
への入出力割り込み要求信号線１８による割り込み要求
信号と、仮想マスタＥＰＵフリップフロップ１１２から
の割り込み許可信号の論理積をとって演算処理装置１１
に割り込みを通知するＡＮＤ回路である。割り込み処理
手段１１５は第一のＡＮＤ回路１１３と第二のＡＮＤ回
路１１４の出力の論理和をとり、二種類の割り込み通知
をまとめる論理的な手段であり、ハードウェア及びファ
ームウェアによって実現されている手段であり、また前
述の図２の手段２１５と同様の機能を持つ手段である。
【００１４】演算処理装置１１は親ＯＳ１３を実行する
際発生した入出力要求を入出力要求信号線１５を介して
入出力処理装置１２に通知する。同じく子ＯＳ１４を実
行する際発生した入出力要求を入出力要求信号線１６を
介して入出力処理装置１２に通知する。入出力処理装置
１２は要求のあった入出力動作を行ないその終了を割り
込み要求信号線１７，１８を介して演算処理装置１１に
通知する。この時、要求が親ＯＳからのものであれば親
ＯＳへの割り込み要求信号線１７を用い、子ＯＳからの
ものであれば子ＯＳへの割り込み要求信号線１８を用い
る。
【００１５】実マスタＥＰＵフリップフロップ１１１は
ソフトウェアによって設定が可能なフリップフロップで
あり、親ＯＳへの割り込み要求を処理する演算処理装置
のものだけをＯＮにする。実マスタＥＰＵフリップフロ
ップ１１１がＯＮである演算処理装置に親ＯＳへの割り
込み要求信号線１７による割り込みがあると、第一のＡ
ＮＤ回路１１３がＯＮになり、割り込み処理起動手段１
１５は演算処理装置１１の割り込み処理起動プロセスを
起動する。しかし、実マスタＥＰＵフリップフロップ１
１１がＯＦＦである演算処理装置に親ＯＳへの割り込み
要求信号線１７による割り込みがあっても第一のＡＮＤ
回路１１３はＯＦＦであるため、割り込み処理起動手段
１１５は演算処理装置１１の割り込み処理プロセスを起
動しない。
【００１６】仮想マスタＥＰＵフリップフロップ１１２
はソフトウェアによって設定が可能なフリップフロップ
であり、子ＯＳへの割り込み要求を処理する演算処理装
置のものだけをオンにする。仮想マスタＥＰＵフリップ
フロップ１１２がＯＮである演算処理装置に子ＯＳへの
割り込み要求信号１８による割り込みがあると、第二の
ＡＮＤ回路１１４がＯＮになり、割り込み処理起動手段
１１５は演算処理装置１１の割り込み処理起動プロセス
を起動する。しかし、仮想マスタＥＰＵフリップフロッ
プ１１２がＯＦＦである演算処理装置に親ＯＳへの割り
込み要求信号線１８による割り込みがあっても第二のＡ
ＮＤ回路１１４はＯＦＦであるため、割り込み処理起動
手段１１５は演算処理装置１１の割り込み処理プロセス
を起動しない。
【００１７】実マスタＥＰＵフリップフロップ１１１と
仮想マスタＥＰＵフリップフロップ１１２は、各々独立
したフリップフロップであり、互いに干渉し合うことは
ない。たとえば、実マスタＥＰＵフリップフロップ１１
１がＯＮである演算処理装置に子ＯＳへの割り込み要求
信号線１８による割り込みがあっても、実マスタＥＰＵ
フリップフロップ１１１は第二のＡＮＤ回路１１４に対
して影響を与えることはないため、実マスタＥＰＵフリ
ップフロップ１１１は子ＯＳへの割り込みに対して干渉
することはない。
【００１８】実マスタＥＰＵフリップフロップと仮想マ
スタＥＰＵフリップフロップの設定のしかたを変えるこ
とによって演算処理装置の割り込みの対応の仕方をかえ
ることが可能である。図４は、１つの演算処理装置で可
能な実マスタＥＰＵフリップフロップと仮想マスタＥＰ
Ｕフリップフロップの組合せである。図４（Ａ）の状態
では演算処理装置は親ＯＳに対する割り込みも、子ＯＳ
に対する割り込みも受け付けない。図４（Ｂ）の状態で
は、演算処理装置は親ＯＳに対する割り込みだけを受け
付ける。図４（Ｃ）の状態では、演算処理装置は子ＯＳ
に対する割り込みだけを受け付ける。図４（Ｄ）の状態
では、演算処理装置は親ＯＳに対する割り込みも、子Ｏ
Ｓに対する割り込みも受け付ける。
【００１９】通常、親ＯＳが走行している場合は、２つ
のマスタＥＰＵフリップフロップは図４（Ｂ）のように
設定されている。その状態から子ＯＳへ移行する場合、
親ＯＳは２つのマスタＥＰＵフリップフロップを図４（
Ｃ）または図４（Ｄ）のように設定する。図４（Ｃ）の
設定をするのは、子ＯＳ動作中の親ＯＳに対する割り込
みを保留しておきたい場合。図４（Ｄ）の設定をするの
は、子ＯＳ実行中でも親ＯＳに対する割り込みをただち
に処理したい場合である。
【００２０】
【発明の効果】以上に説明したように本発明は、実マス
タＥＰＵフラグと仮想マスタＥＰＵフラグを設けて割り
込みの受付を制御することにより、子ＯＳ実行中のスレ
ーブＥＰＵにおいて、親ＯＳに対する割り込み要求が発
生しても、実マスタＥＰＵフリップフロップをＯＦＦと
しておけば第一のＡＮＤ回路もＯＦＦとなり、演算処理
装置には割り込みは発生しないため、子ＯＳの処理は中
断されることがない。従って、親ＯＳに対する割り込み
によって割り込み処理用プロセスを起動して、割り込み
マスクレジスタによって親ＯＳに対する割り込みがすべ
てマスクされているかどうかの判断に要する時間という
のは発生しないため、システムの処理性能を低下しなく
なるという効果がある。
【図面の簡単な説明】
【図１】本発明の一実施例を示す図である。
【図２】従来の割り込み方式の一例である。
【図３】子ＯＳによる入出力動作の直接実行を説明する
図である。
【図４】１つの演算処理装置で可能な実マスタＥＰＵフ
リップフロップと仮想マスタＥＰＵフリップフロップの
組合せを示す図である。
【符号の説明】
１１　　　　演算処理装置 １２　　　　入出力処理装置 １３　　　　親ＯＳ １４　　　　子ＯＳ １５　　　　親ＯＳからの入出力要求信号線１６　　　
　子ＯＳからの入出力要求信号線１７　　　　親ＯＳへ
の割り込み要求信号線１８　　　　子ＯＳへの割り込み
要求信号線１１１　　　　実マスタＥＰＵフリップフロ
ップ１１２　　　　仮想マスタＥＰＵフリップフロップ
１１３　　　　第一のＡＮＤ回路 １１４　　　　第二のＡＮＤ回路 １１５　　　　割り込み処理起動手段

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】　　仮想計算機機能を有する少なくとも１
    台の演算処理装置（ＥＰＵ）と、入出力処理装置と、該
    演算処理装置上で動作する上位オペレーティングシステ
    ムと、該上位オペレーティングシステムの制御のもとで
    動作する、少なくとも１つの下位オペレーティングシス
    テムからなるオペレーティングシステム群と、該演算処
    理装置から該入出力処理装置へ前記上位オペレーティン
    グシステムによる入出力要求を通知する手段と、該演算
    処理装置から該入出力処理装置へ前記オペレーティング
    システム群による入出力要求を通知する手段と、該入出
    力処理装置から該演算処理装置へ前記上位オペレーティ
    ングシステムの入出力の終了を通知する手段と、該入出
    力処理装置から該演算処理装置へ前記オペレーティング
    システム群の入出力の終了を通知する手段とから構成さ
    れる情報処理装置において、該演算処理装置に駐在する
    前記上位オペレーティングシステムに対する入出力終了
    割り込み要求を処理できることを示す第一のマスタＥＰ
    Ｕフラグと、該上位オペレーティングシステムに対する
    入出力終了割り込み要求が有り、かつ第一のマスタＥＰ
    Ｕフラグにより入出力終了割り込み要求を受け付け可能
    であることが表示されている場合に、該入出力終了割り
    込み要求を受け付ける、第一の割り込み受付手段と、該
    演算処理装置に駐在する前記オペレーティングシステム
    群に対する入出力終了割り込み要求を処理できることを
    示す、前記第一のマスタＥＰＵフラグとは独立した第二
    のマスタＥＰＵフラグと、該オペレーティングシステム
    群に対する入出力終了割り込み要求が有り、かつ第二の
    マスタＥＰＵフラグにより入出力終了割り込みを受け付
    け可能であることが表示されている場合に、該入出力終
    了割り込み要求を受け付ける、第二の割り込み受付手段
    とを含むことを特徴とする情報処理装置の割り込み方式
    。
JP03017198A 1991-02-08 1991-02-08 情報処理装置の割り込み方式 Expired - Fee Related JP3093293B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP03017198A JP3093293B2 (ja) 1991-02-08 1991-02-08 情報処理装置の割り込み方式
US07/831,269 US5291605A (en) 1991-02-08 1992-02-07 Arrangement and a method for handling interrupt requests in a data processing system in a virtual machine mode
FR9201459A FR2672708B1 (fr) 1991-02-08 1992-02-10 Dispositif et procede pour traiter une demande d'interruption dans un systeme de traitement des donnees fonctionnant en mode machine virtuelle.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03017198A JP3093293B2 (ja) 1991-02-08 1991-02-08 情報処理装置の割り込み方式

Publications (2)

Publication Number Publication Date
JPH04256030A true JPH04256030A (ja) 1992-09-10
JP3093293B2 JP3093293B2 (ja) 2000-10-03

Family

ID=11937242

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03017198A Expired - Fee Related JP3093293B2 (ja) 1991-02-08 1991-02-08 情報処理装置の割り込み方式

Country Status (3)

Country Link
US (1) US5291605A (ja)
JP (1) JP3093293B2 (ja)
FR (1) FR2672708B1 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5410709A (en) * 1992-12-17 1995-04-25 Bull Hn Information System Inc. Mechanism for rerouting and dispatching interrupts in a hybrid system environment
US5619706A (en) * 1995-03-02 1997-04-08 Intel Corporation Method and apparatus for switching between interrupt delivery mechanisms within a multi-processor system
US5872913A (en) * 1997-03-07 1999-02-16 International Business Machines Corporation System and method for low overhead, high precision performance measurements using state transistions
US6496847B1 (en) * 1998-05-15 2002-12-17 Vmware, Inc. System and method for virtualizing computer systems
US8631066B2 (en) 1998-09-10 2014-01-14 Vmware, Inc. Mechanism for providing virtual machines for use by multiple users
US7516453B1 (en) * 1998-10-26 2009-04-07 Vmware, Inc. Binary translator with precise exception synchronization mechanism
IL153755A0 (en) * 2000-07-05 2003-07-06 Ernst & Young Llp Method and apparatus for providing computer services
US7035963B2 (en) * 2000-12-27 2006-04-25 Intel Corporation Method for resolving address space conflicts between a virtual machine monitor and a guest operating system
US6934952B2 (en) * 2001-04-09 2005-08-23 International Business Machines Corporation Method and apparatus for managing multiple instances of server code on a machine
US20040117532A1 (en) * 2002-12-11 2004-06-17 Bennett Steven M. Mechanism for controlling external interrupts in a virtual machine system
US7130949B2 (en) * 2003-05-12 2006-10-31 International Business Machines Corporation Managing input/output interruptions in non-dedicated interruption hardware environments
US7177967B2 (en) * 2003-09-30 2007-02-13 Intel Corporation Chipset support for managing hardware interrupts in a virtual machine system
US7222203B2 (en) * 2003-12-08 2007-05-22 Intel Corporation Interrupt redirection for virtual partitioning
US8214622B2 (en) 2004-05-27 2012-07-03 International Business Machines Corporation Facilitating management of storage of a pageable mode virtual environment absent intervention of a host of the environment
US7941799B2 (en) * 2004-05-27 2011-05-10 International Business Machines Corporation Interpreting I/O operation requests from pageable guests without host intervention
US7689747B2 (en) * 2005-03-28 2010-03-30 Microsoft Corporation Systems and methods for an augmented interrupt controller and synthetic interrupt sources
US7493436B2 (en) * 2006-10-26 2009-02-17 International Business Machines Corporation Interrupt handling using simultaneous multi-threading
JP4969258B2 (ja) * 2007-01-30 2012-07-04 株式会社日立製作所 仮想計算機システムのｉ／ｏデバイス障害処理方法
US8234432B2 (en) * 2009-01-26 2012-07-31 Advanced Micro Devices, Inc. Memory structure to store interrupt state for inactive guests
US9009368B2 (en) 2012-10-23 2015-04-14 Advanced Micro Devices, Inc. Interrupt latency performance counters
CN105205025A (zh) * 2014-06-30 2015-12-30 深圳市中兴微电子技术有限公司 一种芯片互连的方法、芯片及装置
FR3038407B1 (fr) * 2015-07-02 2017-07-21 Peugeot Citroen Automobiles Sa Organe maitre a moyens d’analyse de defaut de la couche physique d’un reseau video bidirectionnel

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6417129A (en) * 1987-07-10 1989-01-20 Nippon Telegraph & Telephone Control system for input/output interruption of virtual computer
JPH0275030A (ja) * 1988-09-12 1990-03-14 Hitachi Ltd 仮想計算機の入出力制御方式
JPH02171934A (ja) * 1988-12-26 1990-07-03 Hitachi Ltd 仮想計算機システム
JPH02239334A (ja) * 1989-03-14 1990-09-21 Fujitsu Ltd 仮想計算機
JPH02310631A (ja) * 1989-05-26 1990-12-26 Hitachi Ltd 仮想計算機の入出力直接実行装置および方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4533996A (en) * 1982-02-23 1985-08-06 International Business Machines Corporation Peripheral systems accommodation of guest operating systems
US5109522A (en) * 1983-06-02 1992-04-28 Amdahl Corporation Data processing system with logical processing facility supporting a plurality of system control programs for production operation
JPH0619747B2 (ja) * 1984-01-18 1994-03-16 株式会社日立製作所 Ｉ／ｏ命令実行方法、ｉ／ｏ割込処理方法およびそれらを用いた計算機システム
FR2580096B1 (ja) * 1985-04-04 1988-08-19 Nec Corp
JPH0792761B2 (ja) * 1985-07-31 1995-10-09 株式会社日立製作所 仮想計算機システムの入出力制御方法
JPH0814795B2 (ja) * 1986-01-14 1996-02-14 株式会社日立製作所 マルチプロセッサ仮想計算機システム
JPS62184544A (ja) * 1986-02-10 1987-08-12 Nec Corp 仮想計算機システム
US5038281A (en) * 1986-09-19 1991-08-06 International Business Machines Corporation Acceleration of system interrupts between operating systems in guest-host relationship

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6417129A (en) * 1987-07-10 1989-01-20 Nippon Telegraph & Telephone Control system for input/output interruption of virtual computer
JPH0275030A (ja) * 1988-09-12 1990-03-14 Hitachi Ltd 仮想計算機の入出力制御方式
JPH02171934A (ja) * 1988-12-26 1990-07-03 Hitachi Ltd 仮想計算機システム
JPH02239334A (ja) * 1989-03-14 1990-09-21 Fujitsu Ltd 仮想計算機
JPH02310631A (ja) * 1989-05-26 1990-12-26 Hitachi Ltd 仮想計算機の入出力直接実行装置および方法

Also Published As

Publication number Publication date
FR2672708B1 (fr) 1995-12-01
US5291605A (en) 1994-03-01
JP3093293B2 (ja) 2000-10-03
FR2672708A1 (fr) 1992-08-14

Similar Documents

Publication Publication Date Title
JPH04256030A (ja) 情報処理装置の割り込み方式
JP3600095B2 (ja) 割り込み管理装置及び割り込み管理方法
EP0783734B1 (en) System and method for providing cooperative interrupts in a preemptive task scheduling environment
US20010009020A1 (en) Method and apparatus for providing seamless hooking and intercepting of selected kernel and hal exported entry points
JP2000330806A (ja) 計算機システム
EP0290942B1 (en) Guest machine execution control system for virtual machine system
JP5328410B2 (ja) 被起動オペレーティングシステム（ｏｓ）動作計算機、計算機のｏｓ起動方法およびｏｓ起動プログラム
CN119938246A (zh) 用户态中断的处理方法、装置、设备及程序产品
JP3074770B2 (ja) 情報処理装置
JPS6136850A (ja) 入出力割込通知方式
WO2003075167A1 (en) Method and arrangement for virtual direct memory access
EP1249757B1 (en) Interrupt throttling for inter-processor communications
JP2615921B2 (ja) オペレーティングシステムにおける入出力制御方法
JPS62276634A (ja) 仮想計算機システム
JP2581327B2 (ja) 仮想計算機の入出力割込み処理方式
JP2871171B2 (ja) マイクロコンピュータ
JP2770797B2 (ja) マルチプロセッサシステムのページ記述子更新制御方式
JPH06242975A (ja) 多重情報処理システムの仮想計算機ディスパッチ方式
CN117909042A (zh) 一种基于Cortex-R核的系统中断及任务切换管理方法及系统
JPH0869382A (ja) 半導体装置
JPH0752393B2 (ja) データ処理装置
JPH02184935A (ja) デバッガの入出力支援方法
JPH0325552A (ja) バス接続装置
JPH03179532A (ja) コンピュータ装置
JPS6170653A (ja) プロセツサ間の割込み制御方式

Legal Events

Date Code Title Description
S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070728

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080728

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees