JPH0224019B2 - - Google Patents

Info

Publication number
JPH0224019B2
JPH0224019B2 JP59242568A JP24256884A JPH0224019B2 JP H0224019 B2 JPH0224019 B2 JP H0224019B2 JP 59242568 A JP59242568 A JP 59242568A JP 24256884 A JP24256884 A JP 24256884A JP H0224019 B2 JPH0224019 B2 JP H0224019B2
Authority
JP
Japan
Prior art keywords
layer
metal
layers
organosilane
deposited
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59242568A
Other languages
English (en)
Other versions
JPS60142545A (ja
Inventor
Shin Sachideu Haabansu
Sachideu Kurishunan
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS60142545A publication Critical patent/JPS60142545A/ja
Publication of JPH0224019B2 publication Critical patent/JPH0224019B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/66—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials
    • H10P14/662—Laminate layers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H10P14/6336—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/68—Organic materials, e.g. photoresists
    • H10P14/683—Organic materials, e.g. photoresists carbon-based polymeric organic materials, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/6922—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/056—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches
    • H10W20/058—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches by depositing on sacrificial masks, e.g. using lift-off
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/44—Conductive materials thereof
    • H10W20/4473—Conductive organic materials, e.g. conductive adhesives or conductive inks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/69—Insulating materials thereof

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、高密度集積回路のための相互接続金
属系に係り、更に具体的には、表面安定化層中に
埋設された多レベル金属のための多層複合構造体
に於て２重誘電体及び酸素中での反応性イオン食
刻（O2・RIE）に耐える障壁層として用いられ
る、改良された薄膜に係る。
［従来技術］ 多レベル金属相互接続体の高密度の回路網を有
するLSI回路の製造に於ては、多レベル構造体の
隣接する層相互間に適合性があり、処理の許容範
囲に対して敏感でない、改良された材料及び方法
を設計及び開発する必要がある。又、処理のグラ
ウンド・ルールを維持し、すべてのレベルに於て
金属及び絶縁体の良好な被覆を実現するために
は、平坦な表面のトポグラフイを得るための方法
が不可欠である。
米国特許第3985597号明細書は、埋設された相
互接続金属を形成するためのプレーナ方法につい
て記載している。その方法に於ては、基板上に、
有機の熱硬化性樹脂の第１層、該第１層に影響を
与えずに溶剤系により除去可能な重合体の第２
層、O2・RIEに耐える第３層、並びに電子ビー
ム、Ｘ線、紫外線又は光の放射に対して感応する
レジスト材料の最上層が被覆される。上記レジス
ト層中に所望の金属パターンが通常のリソグラフ
イ方法により画成され、上記パターンが反応性イ
オン食刻（RIE）により上記第３層、第２層及び
第１層中に移され、上記第１層の厚さに略匹敵す
る厚さを有する導体金属層が全面に付着され、最
後に像を構成しない部分の複合構造体が溶剤中に
浸漬されることにより上記第１層と上記第２層と
の界面に於て選択的にリフト・オフされる。
米国特許第4367119号明細書は、平坦な上面を
有するポリイミドの表面安定化層中に埋設された
相互接続金属系のために、２重誘電体及び予め組
込まれているエツチング障壁層として、窒化シリ
コン又は酸化シリコンの如き有機の層を用いてい
る、改良された多レベルのプレーナ方法について
記載している。
上記米国特許第4367119号明細書に於ける、ポ
リイミドのプレーナ方法に於ては、第１レベルの
金属を形成するために、初めにポリイミド層が基
板上に回転被覆されてから400℃迄加熱されて硬
化される。次に、窒化シリコン層がエツチング障
壁層としてプラズマを用いた化学的気相付着方法
（CVD）により付着され、ポリスルホン層がリフ
ト・オフ層として回転被覆されてから300℃迄加
熱されて硬化され、SiOx又はガラス樹脂の層が
障壁層として付着され、最後にレジスト層が付着
される。次に、貫通孔パターンが従来のリソグラ
フイ技術により形成されてから、上記SiOx層が
CF4雰囲気中でのRIEにより、上記ポリスルホン
層がO2中でのRIEにより、上記窒化シリコン層が
CF4中でのRIEにより、そして最後に上記ポリイ
ミド層がO2中でのRIEによりエツチングされる。
それから、その場でスパツタリングされることに
より清浄化工程が施され、所望の金属を得るため
に金属が蒸着され、60乃至85℃に於けるｎ−メチ
ルピロリドン（NMP）中に浸漬されることによ
つてリフト・オフされる。金属レベルを更に設け
るために、上記プロセスが反復される。この方法
は、例えば、従来のリフト・オフ方法に於て一般
的に生じる非平坦性の問題を克服し、レベル間の
短絡を減少させ、金属レベル間の絶縁体の所望の
厚さを維持する等、幾つかの利点を有している
が、有機と無機との複合層に於ける不適合の結
果、構造体が処理による応力を受け易くなり、製
品の信頼性に問題を生じたり、欠陥及び亀裂のな
い構造体を形成することができない等の欠点を有
している。例えば、上記方法に従つてポリスルホ
ン樹脂をリフト・オフ層として用い、窒化シリコ
ン層をO2エツチング障壁層として用いた場合に
は、85℃のNMP中に於ける長時間の浸漬を必要
とするリフト・オフ工程中に、下のポリイミド層
が溶剤を含んで膨潤する結果、硬く柔軟性のない
上の窒化シリコン層に応力による亀裂が生じるこ
とが観察されている。
［発明が解決しようとする問題点］ 本発明の目的は、集積回路の製造に適してお
り、処理の許容範囲及び処理により生じる応力に
対して敏感でなく、レベル間の短絡及び亀裂を有
さず、層相互間に適合性のある、表面安定化層中
に埋設されている改良された平坦な多レベル金属
相互接続体を有する多層複合構造体を提供するこ
とである。
更に具体的に云えば、本発明の目的は、周囲の
湿気及び貯蔵時間により影響されず；柔軟性を有
し、溶剤を通すが該溶剤に耐え、窒化シリコン又
は酸化シリコンの如き無機の層と異なつて、
NMP，DMF又はジグリムの如き極性溶媒中に於
て応力による亀裂を生じず；窒化シリコン又は酸
化シリコンよりもピンホール密度が低く且つ溶剤
を通し、従つて金属蒸着中に残留揮発物を効率的
に逃がして、円錐状突起の形成を防ぎ；薄く透過
性を有し、高温処理工程の前に補促されている溶
剤を効率的に除去して、金属の腐食又は黒ずみを
防ぎ；窒化シリコン又は酸化シリコンの如き従来
の障壁層のために必要とされる潜在的に爆発性を
有するSiH4及びSiH6の如き有害な水素化シリコ
ンを用いず、比較的有害でないオルガノシリコン
の単量体から形成された、有機及び無機の基板と
適合する、非導電性のO2・RIE障壁層を有する多
層複合構造体を提供することである。
［問題点を解決するための手段］ 本発明は、基板の表面及び該表面上の第１導体
パターンを覆う有機重合体の第１絶縁層と、上記
第１絶縁層上の有機金属の第２絶縁層と、上記第
２絶縁層上の第２導体パターンと、上記第１導体
パターンの一部に達する少くとも１つの貫通孔に
於て、上記第１導体パターンと上記第２導体パタ
ーンとを相互接続する導体金属とを有する、多重
複合構造体を提供する。
本発明は、従来の窒化シリコン又は酸化シリコ
ンの代りに、プラズマ重合されたオルガノシリコ
ン層を、２重誘電体及びO2エツチング障壁層と
して用いて形成される、平坦な多レベルの金属−
絶縁体の系を実現する。本発明は、オーバ・エツ
チングを防ぎ、レベル間の短絡を減少させ、金属
レベル間に必要な絶縁体の厚さを維持する、無機
障壁層の利点を有し且つ亀裂のない金属化された
構造体を実現する。
種々の金属レベルの全体的な処理の順序につい
ては、前述の米国特許第4367119号明細書に記載
されている如く、プラズマを用いたCVDにより
付着された薄い窒化シリコンをO2エツチング障
壁層及び２重誘電体として用いている、予め組込
まれているエツチング障壁層を用いた平坦なポリ
イミド方法を参照されたい。
本発明による多重複合構造体を形成するための
方法は、シリコン、ガラス、セラミツク、シリコ
ン−酸化シリコン等の基板上に、ポリイミドの如
き熱硬化性樹脂の平坦な層を、好ましくは所望の
厚さを得るために２つの被膜を付着することによ
り設けることを含む。これは、第１の被膜を付着
し、それを100℃に於て30分間、更に150℃に於て
15分間プリベーキングした後、第２の被膜を付着
し、それを上記第１被膜のプリベーキング条件に
さらしてから、200℃に於て15分間、更に300℃に
於て15分間、最後に400℃に於て１時間の間硬化
することによつて行われる。この様に第１被膜を
部分的にしか硬化させないでポリイミドを２つの
被膜として付着する技術は、優れた平坦化及びポ
リイミド層相互間の付着を実現する。
完全に硬化されたポリイミド層上に、プラズマ
重合により又はプラズマを用いたCVDにより付
着された、ジビニル・テトラメチル・ジシロキサ
ン（DVS）、ヘキサメチル・ジシロキサン
（HMS）、ヘキサメチル・ジシラザン（HMDS）、
ビニル・トリメトキシシラン（VTMS）、又はト
リビニル・ペンタメチル・トリシロキサン
（TVTS）の如き、オルガノシリコンの単量体の
薄い（500乃至2000Å）層が付着される。それら
の障壁層の付着は、ピンホールがなく、溶剤に耐
え、熱的に安定な層を設けるためにそれらの層を
後に250乃至400℃迄15分間アニーリングする場合
には、周囲温度で行うことができる。それらの障
壁層の付着は又、誘導結合又は容量結合されたプ
ラズマ装置を用いて、好ましくは100乃至250℃で
ある。高温で行う事もできる。
次に、ポリスルホンのリフト・オフ層が上記障
壁層上に回転被覆され、100℃で10分間、続いて
200℃で15分間、更に300℃で30分間プリベーキン
グされた後、上記リフト・オフ層上に、SiOx、
“ガラス樹脂”、又は本発明に於けるプラズマ付着
されたオルガノシリコンの如き、従来の材料より
成る第２障壁層が被覆され、最後にレジスト層が
回転被覆により付着される。上記レジスト層に必
要なプリベーキングが施された後、所望の金属パ
ターンが、電子ビーム、Ｘ線、紫外線又は光によ
る露光を用いた定来のリソグラフイ方法によつて
画成される。典型的には、Ship ley社製AZ−
1350J（商品名）の如きジアゾキノン型レジストよ
り成る、厚さ1.5乃至2μｍの層がそのために用い
られる。露光されたパターンをSiOx又は同等の
障壁層中に移すためにCF4雰囲気中でのRIEが用
いられ、ポリスルホン層をエツチングするために
O2雰囲気中でのRIEが用いられ、オルガノシリコ
ンの障壁層をエツチングするためにCF4，CF4と
O2との混合物、又はCHF3中でのRIEが用いら
れ、ポリイミド層をエツチングするためにO2中
でのRIEが用いられ、それからその場でスパツタ
リングされることにより清浄化工程が施されて、
金属が全面に蒸着される。リフト・オフ・マスク
が60乃至85℃に於けるｎ−メチメ・ピロリドン
（NMP）中に２乃至８時間の間浸漬することを
含む、従来の方法によりリフト・オフされ、その
結果、プラズマ付着されたオルガノシリコン層が
下のポリイミド層に強固に付着して残つている、
亀裂のない金属化された貫通孔構造体が得られ
る。第２金属レベルを設ける前に、上記のリフ
ト・オフされた構造体が、補促されているNMP
を全て除去するために窒素の下に於て、85℃で５
分間、続いて200℃で10分間、更に300℃で10分間
加熱される。更に金属レベルを形成するために
は、所望の複合構造体に於て、窒化シリコン及
び／若しくは酸化シリコンの代りに、プラズマ付
着されたオルガノシリコン層が用いられる、スタ
ツドのレベルについて述べた方法と同様な方法が
用いられる。
本明細書に於ては、プラズマ付着されたジビニ
ル・テシラメチル・ジシロキサン・ヘキサメチ
ル・ジシロキサン・ヘキサメチル・ジシラザン、
ビニル・トリメトキシシラン、又はトリビニル・
ペンタメチル・トリシロキサンがエツチング障壁
層即ちマスク層として用いられているが、他のプ
ラズマ付着されたオルガノシリコンも本発明に於
て用いることができる。
要約すると、本発明は、プラズマ付着されたオ
ルガノシリコンより成る予め組込まれたエツチン
グ障壁層を有する平坦な多レベルの金属−絶縁体
の系を提供する。そのエツチング障壁層は又、金
属レベル相互間の２重誘電体として働いて、レベ
ル相互間の短絡を減少させる。部分的に硬化され
た第１被膜上に第２被膜を付着してから400℃で
完全に硬化させる、ポリイミドを２つの被膜とし
て付着する技術は、平坦な構造体を形成する。本
発明による多層複合構造体を形成すめための方法
及び材料は、従来の半導体製造技術と適合可能で
ある。
［実施例］ 本発明に関連する背景的技術は、米国特許第
3589710号及び前述の米国特許第4367119号の明細
書に記載されている。
プラズマ付着されたオルガノシリコン層は、表
面安定化及び封入のための保護膜、従来の光学素
子に於ける反射防止膜、薄い光導波管、及びハロ
ゲン化アルカリ光学素子のための湿気に対する障
壁層を含む種々の適用例に於て広く用いられてい
るが、本発明に於ては、高密度集積回路のための
多レベル金属方法に於ける有機又は無機の接触す
る層とともにO2・RIE障壁層として用いられてい
る。本発明による好ましいO2・RIE障壁層は、(1)
シリコン対炭素の比率が大きく、(2)400℃よりも
高い温度迄熱安定性を有し、(B)ジグリム、
NMP、クロルベンゼン、シクロヘキサノン等の
如き一般に用いられている処理溶剤に耐え、(4)
O2雰囲気中でのRIEに耐え、(5)CF4或はCHF3の
雰囲気又は緩衝されたHF中でのRIEにより窒化
シリコン又は酸化シリコンの如き従来の障壁層に
匹敵する速度でエツチングされ、(6)気化を可能に
し且つ誘導結合又は容量結合されたプラズマ装置
を用いて迅速な付着速度を与えるために充分であ
る簡便な範囲の沸点及び蒸気圧を有するオルガノ
シリコン単量体を用い、(7)可能な限り低い毒性及
び他の安全性に関連する要素を有するオルガノシ
リコン単量体を用い、(8)機械的／電気的特性、隣
接する有機、無機又は金属の層に対する付着性、
および接触する重合体層に対する熱膨張率に於け
る適合性を含む所望の機能的特性を有する層を用
いている。
次に示す一連の工程は、本発明に従つて、表面
安定化層中に埋設された多レベル金属相互接続系
を形成するために用いられる方法及び材料を示し
ている。
第１図は、典型的には、例えばSiO2，Si3N4，
SiOx，TaO5等の誘電体層２を表面上に有してい
る、半導体単結晶シリコン基板又は金属路を有す
るセラミツク基板である、基板１を示している。
本発明に於ける基板１は、相互に適切に分離され
ている能動及び受動素子（図示せず）を有する集
積回路装置である。誘電体層２には、下の素子に
電気接点を形成すめための適当な接点開孔（図示
せず）が設けられている。パツケージングに用い
られる場合には、上記基板は、集積回路装置及び
関連する適当な回路を支持するための、金属を有
するガラス又はセラミツクであることもできる。
第２図に於て、有機重合体の絶縁層３が層２上
に付着される。１乃至5μｍの厚さを有すること
ができる層３の材料は、層２に対して良好な付着
性を有する任意の適当な誘電体でよい。γ−アミ
ノプロピルトリエトキシシラン（Ａ−1100−商品
名）の如き付着促進剤が、エタメール、メタノー
ル或は水からの希薄溶液（0.1％）の気相付着、
噴霧、又は回転被覆により付着される。層３のた
めの好ましい材料は、duPont社製のPyralin RC
−5878（商品名）として一般に入手可能である、
ピロメリト酸ジアンヒドリド及びオキシジアニリ
ンから誘導されたポリイミドである。その樹脂
は、必要な厚さに応じて２つ又は３つの被膜とし
て付着される、ポリアミン酸溶液として用いられ
る。最終的に400℃で30分乃至１時間の間硬化さ
れる前に、初めの被膜は各々100℃で10分間及び
200℃で10分間しか硬化されない。部分的に硬化
された下の被膜を用いる上記技術は、優れた付着
性、より良好な段部の被覆、及びより高度の平坦
性を与え、単一の被膜の場合よりも好ましい。そ
れらの被膜の厚さは、重合体溶液の適当な粘度を
選択することによつて制御される。
層４は、300℃迄熱的に安定であるが、最終的
構造体に於てレベル間の誘電体として残される
duPont社製ポリイミドRC−5878より成る下の絶
縁層３を溶解しない溶剤中に可溶である、ポリス
ルホン、ポリカルボナート、又はポリイミドの如
き、有機重合体のリフト・オフ層である。又、層
４の材料は、漂遊電子又は後方散乱電子の影響を
余り受けない材料であるべきである。層４のため
の典型的な材料は、Ciba Giegy社製ポリイミド
UX218（商品名）、duPont社製ポリイミド、及び
ICI社製ポリスルホン100−Ｐ（商品名）である。
このポリスルホンの使用については、前述の米国
特許第4367119号明細書に記載されている。層４
の厚さは、典型的には、集積回路に於て用いられ
る場合には0.3乃至2.5μｍ、より好ましくは0.3乃
至1μｍの範囲であり、パツケージングに於て用
いられる場合には１乃至2.5μｍの範囲である。
O2・RIE障壁層５は、O2・RIEに耐える任意の
適当な材料より成ることができる。層５に用いら
れる好ましい材料は、蒸着又はプラズマを用いた
CVDにより付着されたSiOxである。しかしなが
ら、SiO2，Al2O3，Si又はSixNyHzの如き無機
材料、及び樹脂ガラス又はプラズマ付着されたオ
ルガノシリコンの如き有機金属も用いることがで
きる。次に、フオトレジスト層６が従来の技術に
より層５上に付着され、露光されて、現像され
る。次に、第３図に示されている如く、層５，４
及び３の露出されている部分を除去することによ
り貫通孔が形成され、層４及び３は層５からアン
ダー・カツトされて直垂な壁を有する。それらの
３つの層のパターン部分を除去するための好まし
い方法は、RIEである。そのための好ましい装置
は、前述の米国特許第3589710号明細書に記載さ
れている。SiOx層及び下の２つの有機重合体層
を除去するための方法は、前述の米国特許第
4367119号明細書に記載されている。
次に、第４図に示されている如く、第１レベル
金属層７が層５の上面に蒸着され、開孔を経て層
２上にも第１レベル金属層７ａが付着される。層
７及び７ａの厚さは、層３の厚さに略等しい。層
７及び７ａの導体金属には、アルミニウム、アル
ミニウム−銅合金、タンタル、モリブデン、又は
クロム−銅−クロム、クロム−銀−クロム、Al
−Ti−Si及び同種のものの如き積層体等を用い
ることができる。
次に、第５図に示されている如く、層４及びそ
の上の全ての層が、層４の材料が可溶である溶剤
中に基板をさらすことによつて除去される。ICI
社製ポリスルホン100−Ｐの場合には、好ましい
溶剤は60乃至85℃に於けるNMPである。超音波
撹拌はリフト・オフを容易にする。層３により包
囲されている実質的に平坦な金属パターンがこの
技術によつて得られる。小さな間隙又は空間８
は、次の金属レベルを形成するために第２の一連
の工程が用いられるときに、層３に用いられたポ
リイミド又は任意の他の適当な樹脂プラスチツク
で充填される。この場合にも、空隙を充填し且つ
より平坦化するために、duPont社製ポリイミド
RC−5878の層を２つの被膜として付着すること
が好ましい。
本発明に於ける最も重要な特徴は、熱硬化性樹
脂より成る有機重合体の絶縁層３′上にプラズマ
重合されたオルガノシリコン層を用いることであ
る。層３′のための好ましい材料は、第６図に於
いてレベル間の誘電体として用いられている、
duPont社製ポリイミドRC−5878である。ポリイ
ミドRC−5878が好ましい材料であるが、熱的に
安定な他の重合体を用いる事もできる。
オルガノシリコン層９のための好ましい材料
は、プラズマ重合されたジビニル・テシラメチ
ル・ジシロキサン（CVS）又はヘキサメチル・
ジシラザン（HMDS）である。それらの単量体
は一般に入手可能である。他のオルガノシリコン
を用いることもできる。それらの単量体は、誘導
結合又は容量結合されたプラズマ装置に於て付着
することができる。加熱手段を設けられているプ
ラズマを用いたCVD装置を用いて、層９が、典
型的には、ガス流量及び反応炉の構成に応じて、
100乃至150℃で、50KHzに於て、25乃至500ワツ
トの高周波電力を用いて付着される。その付着さ
れた層は窒素の下で250乃至400℃に於て10乃至30
分間アニーリングされることが好ましい。アニー
リングは、層の機械的一体性及び下のポリイミド
層３′に対する付着性を改善する。13.56MHzで動
作する誘導結合された装置に於ては、室温で付着
され、それから上記の如く250乃至400℃でアニー
リングされた層が同様に良好に働く。プラズマ付
着は、より高密度の層を得るために、ヘリウム又
はアルゴンの如きキヤリア・ガスの存在の下で行
うことができる。プラズマ付着された層９の厚さ
は、一般的には1000乃至2500Åである。直径約50
cmの平行板の構成を有する。Applied Materials
社製の典型的な従来のプラズマを用いたCVD反
応炉に於ては、次に示す組合せの条件が、使用可
能なジビニル・テトラメチル・ジシロキサン
（DVS）又はヘキサメチル・ジシラザン
（HMDS）の層を生ぜしめる。
HMDS 200SCCM アルゴン 800SCCM 高周波 50KHz 電力 100W又は0.28W／cm2 基板温度 100℃ 全流量 1000SCCM 全圧力 25μTorr 付着速度 175Å／分 直径約40cmの平行板及び25乃至35μTorrのガス
圧力を用いて13.56MHzで動作された他の装置に
於ては、優れたジビニル・テトラメチル・ジシロ
キサン（DVS）の層が225Å／分の付着速度で付
着された。それらの層は、ポリスルホン層４′が
付着される前に、250乃至400℃で10分間アニーリ
ングされた。
誘導型で動作する装置に於ては、試料がチエン
バの下手に、グロー放電管の端部近傍に配置され
て、静かに回転される（６回転／分）。DVSは、
５乃至15ワツトの電力を用いて60乃至70Åの速度
で付着することができた。HMDSの場合には、
50乃至60Å／分の付着速度を得るために、より大
きい電力（15乃至25ワツト）が必要である。それ
らの層は、次の層４′を付着する前に、250乃至
400℃で10乃至15分間アニーリングされることが
好ましい。
第６図に於ける層４′及び５′は、第２図に於け
る層４及び５に各々対応する。フオトレジスト層
６′が層５′上に付着され、露光及び現像された
後、層５′がCF4雰囲気を用いて、層４′がO2雰囲
気を用いて、層９がCF4又は５：95の比率のO2＋
CF4混合物の雰囲気を用いて、そして最後に金属
層７ａを露出させるために層３′がO2雰囲気を用
いてRIEにより除去されて、貫通孔パターン１０
（第７図）が形成される。この段階で、金属層７
ａ上に残されている残渣を除去するために、アル
ゴン・イオンを用いて20乃至30秒間スパツタリン
グにより清浄化工程を施され、又は緩衝された
HFを用いて５乃至10秒間清浄化される。次に、
スタツド金属層７′及び７a′が全面に付着されて、
第１レベル金属層７ａに接触しているスタツド金
属層７a′が形成され、第８図に示されている構造
体が得られる。プラズマ付着されたオルガノシリ
コン層９の代りに、前述の米国特許第4367119号
明細書に記載されている如き、無機のO2・RIE障
壁層である。Si3N4層が用いられた場合には、第
８図に示されている所望の平坦なスタツド金属層
７a′でなく、円錐状のスタツドが形成される傾向
が極めて大きい。本発明に於て用いられているオ
ルガノシリコン層９は、ガスに対してより大きな
透過性を有し、金属蒸着（250乃至300℃）中に、
ガス又は蒸気が、Si3N4が用いられたときに殆ど
が貫通孔を経て押し出される場合よりも迅速に層
９を経て逃がされるので、円錐状のスタツドが形
成され難くなる。
また、オルガノシリコン層９は、ポリイミド層
３′のオーバ・エツチングを防ぐO2・RIE障壁層
として働く。更に、層９の材料は良好な絶縁特性
を有するので、第９図に示されている如く、リフ
ト・オフが行われた後、スタツド金属層７a′が２
重の絶縁層３′及び９中に埋込まれたままにされ
る。
次に、第１０図に示されている如く、上記の一
連の処理工程を反復することができ、不溶性のポ
リイミド層３″（例えば、duPont社製ポリイミド
RC−5878）、有機重合体のリフト・オフ層４″
（例えば、ICI社製ポリスルホン、Ciba Giegy社
製ポリイミドUX218等）、O2・RIE障壁層５″
（例えば、SiOx）、及びフオトレジスト層６″が付
着され、上記フオトレジスト層６″が、開孔パタ
ーン１１を形成するように、光、電子ビーム６、
Ｘ線、イオン・ビーム又は遠紫外線を用いたリソ
グラフイ技術により適当にパターン化される。
SiOx層５″がCF4雰囲気中でRIEを施された後、
可溶性のポリスルホン層４″及び不溶性のポリイ
ミド層３″がO2雰囲気中でRIEを順次施される。
第１１図に示されている如く、下の不溶性のポリ
イミド層３′がオーバ・エツチングされたり又は
薄くなつたりしないように構造体を保護する
O2・RIE障壁層として働くオルガノシリコン層９
に於てO2・RIEが阻止される。オルガノシリコン
層９は、多レベル金属を相互接続する金属レベル
に於けるRIE中のO2・RIE障壁層として働く。こ
れは、RIEに関する処理の許容範囲を緩和し、レ
ベル間の誘電体として用いられる層３′がオー
バ・エツチングされたり又は薄くなつたりしない
ように予め組込まれている障壁層により、開孔パ
ターン１１からO2・RIE可能な材料を厳密に除去
することを可能にして、レベル間の短絡を防ぐ、
第１１図に示されている如く、導体金属（例え
ば、Al又はCu）のスタツド金属層７a′の上に貫
通孔パターンが形成された後、第１２図に示され
ている如く、第２レベル金属層７″及び７a″が例
えば電子ビーム蒸着により上面及び貫通孔パター
ン中に全面付着される。それから、可溶性のポリ
イミド層４″を溶解させることによりリフト・オ
フが行われて、該層４″とともに上の層５″及び
７″が除去される。その結果、スタツド金属層７
a′により第１レベル金属層７ａに相互接続された
第２レベル金属層７a″が形成される。上記の順序
の工程及び選択された材料及び処理の条件を用い
ることにより、ポリイミド層３′及びプラズマ付
着されたオルガノシリコン層９の如き２つの誘電
体層を間に挿入することによつて、レベル間に短
絡を生じる恐れのない２つの相互接続された金属
レベルを有する構造体が形成される。又、オルガ
ノシリコン層９は、ポリイミドの絶縁層３′が薄
くなつたり又はオーバ・エツチングされることを
防ぐことによりレベル間の欠陥を減少させる、エ
ツチング障壁層として働く。
所望の相互接続体を有する多数の金属レベルを
形成するために、上記工程を何回も反復すること
ができることは、当業者に明らかである。
［発明の効果］ 本発明によれば、集積回路の製造に適してお
り、処理の許容範囲及び処理により生じる応力に
対して敏感でなく、レベル間の短絡及び亀裂を有
さず、層相互間に適当性のある、表面安定化層中
に埋設されている改良された平坦な多レベル金属
相互接続体を有する多層複合構造体が得られる。
【図面の簡単な説明】
第１図乃至第１３図は本発明による多層複合構
造体を形成するために用いられる方法に於ける一
連の工程を示している縦断面図である。 １……基板、２……誘電体層、３，３′，３″…
…有機重合体の絶縁層（ポリイミド層）、４，
４′，４″……有機重合体のリフト・オフ層（ポリ
スルホン層）、５，５′，５″……O2・RIE障壁層
（SiOx層）、６，６′，６″……フオトレジスト層、
７，７ａ……第１レベル金属層、７′，７a′……
スタツド金属層、７″，７a″……第２レベル金属
層、８……間隙、９……有機金属の絶縁層（オル
ガノシリコン層）、１０……貫通孔パターン、１
１……開孔パターン。

Claims (1)

  1. 【特許請求の範囲】 １ 基盤表面上に相互接続用導電体パターンを有
    する集積回路の製造方法であつて、 Ａ 前記表面上に電気絶縁性のポリマーの第１の
    層を形成するステツプと、 Ｂ 前記第１の層を、ジビニル・テトラメチル・
    ジシロキサン、ヘキサメチル・ジシラザン、ジ
    ビニル・テトラメチル・ジシラザン、トリビニ
    ル・ペンタメチル・トリシロキサン、ビニル・
    トリメトキシシラン、或はヘキサメチル・ジシ
    ロキサンのプラズマ付着されたオルガノシラン
    の第２の層により被覆するステツプと、 Ｃ 前記第２の層を、前記第１の層に対して不活
    性な溶媒に選択的に溶解可能なポリマーの第３
    の層により被覆するステツプと、 Ｄ 前記第３の層を、酸素雰囲気中の反応性イオ
    ン・エツチングに対して抵抗性を有する第４の
    層により被覆するステツプと、 Ｅ 前記第４の層の上に、前記導相互接続用導電
    体パターン部分に通じるようなビアを特定する
    第１のレジスト層を形成するステツプと、 Ｆ 前記４の層の前記ビアより露出する部分を
    CF4雰囲気中で反応性イオン・エツチングする
    ステツプと、 Ｇ 前記第３の層の前記ビアより露出する部分を
    酸素雰囲気中で反応性イオン・エツチングする
    ステツプと、 Ｈ 前記第２の層の前記ビアより露出する部分を
    CF4或はCHF3或はCF4とO2との混合ガス雰囲
    気中で反応性イオン・エツチングするステツプ
    と、 Ｉ 前記第１の層の前記ビアより露出する部分を
    酸素雰囲気中で反応性イオン・エツチングする
    ステツプと、 Ｊ 前記ビアを含む前記基板を、前記第１の層と
    同程度の厚さを有する第１の金属層で一括して
    被覆するステツプと、 Ｋ 前記第３層及びその上の層を除去するに十分
    な時間だけ前記基板を前記溶媒にさらし、前記
    オルガノシランの第２の層及び前記ビア内の前
    記金属を露出させるステツプと、 Ｌ 前記オルガノシランの第２の層の上に前記第
    １、第２、及び第３の層の組成の夫々に対応す
    る組成の第５、第６、及び第７の層を順次被覆
    するステツプと、 Ｍ 前記オルガノシランの第２の層の上の所望の
    金属パターンに対応する開口であつて前記ビア
    内の前記金属層及びこれに隣接する前記オルガ
    ノシランの第２の層の領域を取り囲む開口を有
    する第２のレジスト層を形成するステツプと、 Ｎ 前記第７の層の前記開口より露出する部分を
    CF4雰囲気中で反応性イオン・エツチングする
    ステツプと、 Ｏ 前記第６及び第５の層の前記第２のレジスト
    層の前記開口より露出する部分を酸素雰囲気中
    で順次に反応性イオン・エツチングして、前記
    ビア内の前記金属層及びこれに隣接する前記オ
    ルガノシランの第２の層を露出させるステツプ
    と、 Ｐ 前記ビア内の前記金属層及びこれに隣接する
    前記オルガノシランの第２の層を含む前記基板
    を、第２の金属層で一括して被覆するステツプ
    と、 Ｑ 前記第６の層及びその上の層が除去されるに
    十分な時間だけ前記基板を、前記第６の層に選
    択的に作用する溶媒にさらすステツプと、 を有する集積回路の製造方法。
JP59242568A 1983-12-27 1984-11-19 多層複合構造体 Granted JPS60142545A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US56556283A 1983-12-27 1983-12-27
US565562 1983-12-27

Publications (2)

Publication Number Publication Date
JPS60142545A JPS60142545A (ja) 1985-07-27
JPH0224019B2 true JPH0224019B2 (ja) 1990-05-28

Family

ID=24259173

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59242568A Granted JPS60142545A (ja) 1983-12-27 1984-11-19 多層複合構造体

Country Status (3)

Country Link
EP (1) EP0150403B1 (ja)
JP (1) JPS60142545A (ja)
DE (1) DE3473198D1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4519872A (en) * 1984-06-11 1985-05-28 International Business Machines Corporation Use of depolymerizable polymers in the fabrication of lift-off structure for multilevel metal processes
US4667404A (en) * 1985-09-30 1987-05-26 Microelectronics Center Of North Carolina Method of interconnecting wiring planes
US4764644A (en) * 1985-09-30 1988-08-16 Microelectronics Center Of North Carolina Microelectronics apparatus
DE3604917A1 (de) * 1986-02-17 1987-08-27 Messerschmitt Boelkow Blohm Verfahren zur herstellung eines integrierten verbandes in reihe geschalteter duennschicht-solarzellen
US5141817A (en) * 1989-06-13 1992-08-25 International Business Machines Corporation Dielectric structures having embedded gap filling RIE etch stop polymeric materials of high thermal stability
WO1991010261A1 (en) * 1990-01-04 1991-07-11 International Business Machines Corporation Semiconductor interconnect structure utilizing a polyimide insulator
US5300813A (en) * 1992-02-26 1994-04-05 International Business Machines Corporation Refractory metal capped low resistivity metal conductor lines and vias
US5550405A (en) * 1994-12-21 1996-08-27 Advanced Micro Devices, Incorporated Processing techniques for achieving production-worthy, low dielectric, low interconnect resistance and high performance ICS
JPH1013899A (ja) * 1996-06-21 1998-01-16 Nec Shizuoka Ltd 無線選択呼出受信機
JP3505520B2 (ja) 2001-05-11 2004-03-08 松下電器産業株式会社 層間絶縁膜
US7579232B1 (en) * 2008-07-11 2009-08-25 Sandisk 3D Llc Method of making a nonvolatile memory device including forming a pillar shaped semiconductor device and a shadow mask

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4001870A (en) * 1972-08-18 1977-01-04 Hitachi, Ltd. Isolating protective film for semiconductor devices and method for making the same
US3985597A (en) * 1975-05-01 1976-10-12 International Business Machines Corporation Process for forming passivated metal interconnection system with a planar surface
US4367119A (en) * 1980-08-18 1983-01-04 International Business Machines Corporation Planar multi-level metal process with built-in etch stop
JPS57211239A (en) * 1981-06-22 1982-12-25 Nippon Telegr & Teleph Corp <Ntt> Formation of insulating film

Also Published As

Publication number Publication date
EP0150403B1 (en) 1988-08-03
DE3473198D1 (en) 1988-09-08
EP0150403A1 (en) 1985-08-07
JPS60142545A (ja) 1985-07-27

Similar Documents

Publication Publication Date Title
EP0046525B1 (en) Planar multi-level metal-insulator structure comprising a substrate, a conductive interconnection pattern and a superposed conductive structure and a method to form such a structure
JP3418458B2 (ja) 半導体装置の製造方法
US6831005B1 (en) Electron beam process during damascene processing
US4692205A (en) Silicon-containing polyimides as oxygen etch stop and dual dielectric coatings
US7012022B2 (en) Self-patterning of photo-active dielectric materials for interconnect isolation
JPS6350860B2 (ja)
US4451971A (en) Lift-off wafer processing
JPS613411A (ja) リフトオフ処理方法
JP2003504693A (ja) フォーミングガスプラズマを用いたフォトレジスト除去プロセス
US20070134917A1 (en) Partial-via-first dual-damascene process with tri-layer resist approach
CA2433153A1 (en) Method for eliminating reaction between photoresist and organosilicate glass
JP2002324838A (ja) デュアルダマシン相互接続における有機物誘電体の密着性を改良する方法
US6097095A (en) Advanced fabrication method of integrated circuits with borderless vias and low dielectric-constant inter-metal dielectrics
US4447824A (en) Planar multi-level metal process with built-in etch stop
US6489030B1 (en) Low dielectric constant films used as copper diffusion barrier
US5407529A (en) Method for manufacturing semiconductor device
US7022582B2 (en) Microelectronic process and structure
US6333258B1 (en) Method of manufacturing a semiconductor device
JPH0224019B2 (ja)
US6559045B2 (en) Fabrication of integrated circuits with borderless vias
US20030205815A1 (en) Fabrication method of integrated circuits with borderless vias and low dielectric constant inter-metal dielectrics
JP2849286B2 (ja) 半導体装置の製造方法
JPH0653134A (ja) 半導体装置の製造方法
JPH0677208A (ja) 半導体装置の製造方法
US20050158666A1 (en) Lateral etch inhibited multiple etch method for etching material etchable with oxygen containing plasma