JPH02240724A - 表示アドレス制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、文字１図形等の表示装置において、表示デー
タを格納した表示メモリから画面に表示すべき表示デー
タを読み出すために、該表示メモリに与える表示アドレ
ス信号の作成を行う表示アドレス制御装置に関するもの
であり、特にＣＲＴディスプレイ用の表示制御ソフトウ
ェアを使用して液晶表示板にも同様な表示を行う表示ア
ドレス制御装置に関する。

〔従来の技術〕

従来ＣＲＴ用の表示ソフトウェアを用いて液晶ディスプ
レイの表示を制御する方式としては液晶上下２画面用の
メモリアドレス、ラスタアドレスを生成するためにそれ
ぞれ２つのメモリアドレスカウンタ、ラスタカウンタを
持つものがある。またＣＲＴ表示用システムに用いられ
る表示アドレス制御装置としては、特開昭６２−１９４
２８４号公報に記載のように、ＣＲＴ表示画面に表示す
べき表示データを格納する表示メモリにから表示データ
を読み出すための表示アドレス信号を生成する方式とし
て、表示アドレスを出力するメモリアドレスカウンタを
用い、現在走査している水平走査の始点メモリアドレス
と、ラスタアドレスを用いて画面の水平方向次走査の始
点アドレスを各水平走査ごとに計算して求め、その始点
アドレスをメモリアドレスカウンタにロードし、１表示
文字時間を周期とするキャラクタカウンタをメモリアド
レスカウンタがカウントすることにより表示アドレスを
生成する方式を用いている。

〔発明が解決しようとする課題〕

上記従来技術を用いて、ＣＲＴ表示制御用のソフトウェ
アをそのまま使用する液晶表示システムを構成する場合
、ＣＲＴ表示制御装置では１つのメモリアドレスカウン
タ、１つのラスタカウンタが必要であったのに対し、メ
モリアドレスカウンタ、ラスタカウンタが２倍のハード
ウェア量が必要であるという問題があった。さらに、表
示メモリアドレスカウンタを１水平走査単位に次走査の
始点アドレスをロードするため、表示メモリアドレスカ
ウンタの次走査の始点アドレスを計算するハードウェア
も２倍になる。一方、表示装置の高機能化に伴い表示メ
モリアドレス空間が増加し。

次走査の始点アドレスを計算するハードウェアも増加し
た場合、ＣＲ７表示装置に対し、常に２倍のハードウェ
ア増加となるという問題がある。本発明の目的はＣＲＴ
表示制御用のソフトウェアがそのまま使用でき、表示メ
モリアドレス生成のためのメモリアドレスカウンタ、ラ
スタアドレス生成のためのラスタカウンタを複数個もた
ずに液晶上下２画面用の表示メモリアドレスを生成する
表示アドレス制御装置を提供することにある。

〔課題を解決するための手段〕

上記目的を達成するために、ＣＲＴ表示画面に表示すべ
き表示データを格納する表示メモリから表示データを読
み出すための表示アドレス信号を生成するために、表示
アドレスを出力するメモリアドレスカウンタを用い、表
示する画面構成を制御する画面構成レジスタの出力と、
画面の垂直走査ライン数をカウントする垂直ラインカウ
ンタの出力値から、次水平走査の始点メモリアドレスと
、ラスタアドレスを生成する次走査始点アドレス生成回
路を設け、垂直ラインカウンタの出力を入力し、１フレ
ームの表示画面を上下中央位置より２分割し、垂直ライ
ンカウンタの出力値が偶数の時、奇数の時に対応して下
画面の垂直走査ライン数。

下画面の垂直ライン数をラインカウンタの水平走査のカ
ウントにともなって交互に出力するように制御する上下
画面ライン変換回路を設け、上下画面ライン変換回路の
出力を次走査始点アドレス生成回路に入力して、上下画
面用の始点メモリアドレスを各水平走査ごとに生成する
ようにしたものである。

〔作用〕

次走査始点アドレス生成回路は、表示する画面構成を制
御する画面構成レジスタの値と、画面の走査する垂直ラ
イン数が決まると、次走査始点アドレスとラスタアドレ
スが一意に決まる。−右上下画面変換回路により、垂直
ラインカウンタの値から自動的に、表示画面を上下に分
割したときの下画面の走査位置を示すライン数と下画面
の走査位置を示すライン数を生成するので、この上下画
面の走査位置を示すライン数を用いて上記次走査始点ア
ドレス生成回路を用いることにより、液晶ディスプレイ
用の上下画面用の表示メモリアドレスを１水平走査ごと
に交互に出力することができるので、この表示メモリア
ドレスを用いて、表示メモリから表示データを読み出し
てビデオ信号を生成することにより、該ビデオ信号を用
いて上下２＠面構成の液晶ディスプレイに表示を行う表
示データを生成することができる。またこのとき、画面
構成用の画面構成レジスタの値はそのまま使用できるの
で、ＣＲＴ表示制御用のソフトウェアをそのまま使用し
て液晶ディスプレイに表示することができる。

〔実施例〕

以下、本発明の一実施例を第１図により説明する０表示
アドレス制御装置１はＣＰＵバス２をもち、内部の画面
構成レジスタ３はＣＰＵバス２を介して外部からデータ
の書き込み、読み出しを行う。画面構成レジスタ３はＣ
ＲＴ表示画面を構成するための複数個のレジスタであり
１画面の１フレームの先頭アドレスを指定するスタート
アドレスレジスタ、画面の大きさを定義する水平および
垂直総文字数レジスタ、画面の表示範囲を示す水平およ
び垂直表示文字数レジスタ、１フレームの先頭ラスタア
ドレスを指定するスタートラスタレジスタ、垂直方向１
文字分のラスタ数を定義する最大ラスタアドレスレジス
タ、表示画面を上下に分割表示する分割位置を指定する
画面分割レジスタ等から成る。画面構成レジスタ３から
出力する制御信号４は次走査始点アドレス生成回路５と
上下画面ライン変換回路６に入力し、垂直ラインカウン
タ７はタイミング発生回路８で生成する１水平走査を周
期とするラインカウンタクロック９と１フレーム走査終
了時にラインカウンタをクリアするためのラインカウン
タクリア信号１０を入力し、垂直ラインカウンタの出力
１１は上下画面ライン変換回路６に入力し、上下画面ラ
イン変換回路から出力する上下画面ライン１２は次走査
始点アドレス生成回路５に入力し次走査始点アドレス生
成回路５から出力する次走査始点アドレス１３はメモリ
アドレスカウンタ１４に入力し、メモリアドレスカウン
タ１４には１次走査始点アドレス１３をロードするタイ
ミングとしてタイミング発生回路８から出力するロード
信号１５が入力され、メモリアドレスカウンタ１４に次
走査始点アドレス１３をロードした後に１水平表示期間
中に１表示文字時間を周期にカウントするためのキャラ
クタクロック１６をタイミング発生回路８より出力し、
メモリアドレスカウンタ１４に入力する。メモリアドレ
スカウンタからは表示メモリを読み出すための表示メモ
リアドレス１７を出力する。２４は画面の表示期間を示
す表示信号、２５はＣＲＴに同期をとるための同期信号
でありそれぞれタイミング発生回路８から出力する。

次に本実施例の動作について説明する。次走査始点アド
レス生成回路５に入力する制御信号４の値をＸＲ２上下
画面ライン１２の値をｆ（Ｌ）、としたとき、ｆ（Ｌ）
は表示画面の垂直方向のライン数のうち、次に走査する
ライン数の値を示し、次走査始点アドレス生成回路では
、ＸＩＩにより一意に決まる変換式ＰＸＲによりｆ（Ｌ
）から次走査始点アドレス１３の値ｖ　ｘ　＊　（ｆ（
Ｌ））を生成する。いま、垂直ラインカウンタの出力１
１は画面上方よりＯからスタートし、１水平走査ごとに
カウントし、画面最終水平走査で値ｍとなり次走査時に
φとなりこれをくり返すものとする。制御信号４のデー
タのうち垂直表示文字数を示すデータの値をＮｖｄとし
、垂直ラインカウンタの出力１１の値をＬとしてｆ（Ｌ
）を次式により定義する。

これはラインカウンタの出力１１の値りがφからｍまで
カウントするとき、ｆ（Ｌ）として表示画面を上下二分
割し、出画面、下画面の次走査ラインを交互に出力する
ものである。したがってこのとき、次走査始点アドレス
１３の値）ｘｉ＋ｆ（Ｌ）は下画面用の始点アドレス、
下画面用の始点アドレスを交互に生成する。この値を水
平表示期間終了後にロード信号１５によりメモリアドレ
スカウンタ１４にロードし、次の水平表示期間開始時よ
りロードされた値からメモリアドレスカウンタ１４をキ
ャラクタロック１６によりカウントすることにより上下
画面用、下画面用の表示メモリアドレスを１水平走査ご
と交互に表示メモリアドレス１７として出力する。

こうして生成された表示メモリアドレス１７を用いて液
晶ディスプレイに表示を行うためのシステム図を第２図
に示す。ＣＰＵバス２には本システムの処理プログラム
や作業用データを保管しておくためのメモリ１８とＣＰ
Ｕ１９．表示アドレス制御装置１．ビデオ信号２０を液
晶ディスプレイ２１用の表示データに変換する液晶イン
タフェース制御２２が接続される０画面に表示すべきデ
ータを格納する表示メモリ２３はＣＰＵバス２よりアド
レス線２６゜アドレスセレクタ２７を介してアドレスが
与えられ、ＣＰＵバス２と、データ線２８を介してＣＰ
Ｕからデータの書き込み、読み出しを行う０表示アドレ
ス制御装置１から出力される表示メモリアドレス１７は
アドレスセレクタ２７を介して表示メモリ２３に与えら
れ、表示メモリから読み出された表示データ２９はシフ
タ３０に入力されシフタ３０には表示アドレス制御装置
１から出力する表示信号２４が入力され、表示期間にシ
フタ３０よりビデオ信号２０を出力する。液晶インタフ
ェース制御２２にはビデオ信号２０と表示アドレス制御
装置１から出力する同期信号２５が入力され、液晶イン
タフェース制御２２にはバッファメモリ３１が接続され
、液晶インタフェース制御２２には液晶ディスプレイが
接続される。本発明の実施例の表示アドレス制御装置１
を使用すれば、表示メモリアドレス１７は、液晶上下２
画面に対応した上画面用の表示アドレス、下画面用の表
示アドレスを水平走査単位に交互に出力できるので、第
２図のシステムにおけるビデオ信号２０も同様に上画面
用のビデオ信号、下画面用のビデオ信号を交互に出力す
る。したがって、液晶インタフェース制御２２において
は、上下画面用の表示データを液晶ディスプレイ２１に
同時に出力するためには、バッファメモリ３１には１水
平走査分の表示データを格納することで実現できる。

次に本実施例の上下画面ライン変換回路の構成例を第３
図を用いて説明する。上下画面ライン変換回路６には、
画面構成レジスタ３のうち、垂直ラインカウンタ７の出
力１１の最大値ｍを指定する垂直総ラインレジスタ３ｂ
と、垂直表示文字数Ｎｙｄを指定する垂直表示ラインレ
ジスタ３山が用いられ、垂直ラインレジスタ３１０Ｌの
データＤＯ〜ＤｎのうちＬＳＢであるＤｏを除き１ビツ
トシフトさせたデータＤ１〜Ｄｕを制御信号４山として
インレジスタ３ｂのデータを制御信号４ｂとして上下画
面ライン変換回路６に入力する。垂直ラインカウンタ７
の出力１１と制御信号４ｂはコンパレータ６ｅで比較し
、値が一致したときに一致信号６ｆををマルチプレクサ
６ｃの制御入力ＳＣに入力する。垂直ラインカウンタの
出力１１から最下位ビットを除き、１ビツトシフトさせ
た信号６Ｐと制御信号４山は加算回路６山により加算さ
れ、加算回路の出力はマルチプレクサ６ｃのデータ人力
Ａに入力される。また、信号６Ｐは入力に１を加算する
＋１回路６ｂに入力され＋１回路６ｂの出力はマルチプ
レクサ６ｃのデータ人力Ｂへ入力する。垂直カウンタの
出力１１の最下位ビットはマルチプレクサ６ｃの制御人
力ＳＡに入力し、垂直カウンタの出力１１の最下位ビッ
トをインバータ６ｄを介してマルチプレクサ６ｃの制御
入力ＳＨに入力する。マルチプレクサ６ｃは、ＳＡ、Ｓ
Ｂに入力された制御信号のレベルが１のとき上下画面ラ
イン１２にそれぞれデータ入力Ａ、Ｈの値を出力し、Ｓ
Ｃに入力された制御信号のレベルが１のときは上下画面
ライン１２に値Ｏを出力するものである。

このように、上下画面ライン変換回路６を論理回路によ
り植成することができ、上下画面ライン１２の値をｆ（
Ｌ）とするときこの回路は次式のとおり動作する。

二二でＬはラインカウンタの出力１１の値である。

以上説明したように、上下画面ライン変換回路６は、論
理回路により構成できるので、ＬＳＩ化が容易に行える
０本実施例の上下画面ライン変換回路は、液晶上下２画
面用の表示制御に用いられるものであるが、ＣＲＴディ
スプレイ用に使用するためにはｆ（Ｌ）のかわりに次式
に示すｆ’（Ｌ）を実現させるとよい 本発明の表示アドレス制御装置をＣＲＴ、液晶表へと切
り換えて使用するようにするには、上下画面ライン変換
回路６をＣＲＴ対応のときｆ’（Ｌ）液晶対応のときｆ
（Ｌ）と切り換えるように制御することにより実現でき
る。

〔発明の効果〕

本発明によれば、表示アドレス制御装置から、ＣＲＴ表
示制御用のソフトウェアをそのまま使用して液晶上下画
面用の表示アドレスを１水平走査単位で交互に出力する
ことができる。また１表示アドレスを生成するメモリア
ドレスカウンタは１つであり、表示画面のメモリアドレ
ス空間を拡張した場合でも、液晶表示用に特別にメモリ
アドレスカウンタのハードウェアを増加させる必要はな
い、また表示画面を高機能化した場合にも、画面上の垂
直ライン数に対して水平方向の走査始点メモリアドレス
の値を生成する次走査始点アドレス生成回路を変更すれ
ばよく、これはＣＲＴ表示。

液晶表示の場合について共通のハードウェアであるので
、液晶表示用に特別にハードウェアを増加させる必要は
ない。

【図面の簡単な説明】

第１図は本発明の一実施例の構成図、第２図は本発明の
表示アドレス制御装置を含む液晶ディスプレイに表示を
行うためのブロック図、第３図は第１図で示した構成図
の一構成要素である上下画面ライン変換回路の一構成例
を示す説明図である。 １・・・表示アドレス制御装置、 ３・・・画面構成レジスタ、 ５・・・次走査始点アドレス生成回路、６・・・上下画
面ライン変換回路、 ７・・・垂直ラインカウンタ。 １４・・・メモリアドレスカウンタ。 稟　ｆ　図 第２図

Claims (1)

【特許請求の範囲】
1. １、ラスタスキャン型ＣＲＴディスプレイに表示を行う
   ための表示データを格納する表示メモリに対して、該表
   示データを読み出すための表示アドレス信号を作成して
   供給する表示アドレス制御装置であって、表示する画面
   構成に対応する表示アドレスを生成するための画面構成
   データを格納する画面構成レジスタと、画面の１水平走
   査周期でカウントし、画面の垂直方向の走査位置を示す
   垂直ラインカウンタと、前記画面構成レジスタと垂直ラ
   インカウンタの値を用いて水平方向走査ラインの始点メ
   モリアドレスとラスタアドレスを生成する次走査始点ア
   ドレス生成回路と、水平方向走査ラインの帰線期間内に
   該始点メモリアドレスをロードし、水平表示期間に水平
   方向の表示文字を周期とするキャラクタロックをカウン
   トし、該表示アドレス信号を出力するメモリアドレスカ
   ウンタから成る表示アドレス制御装置において、前記ラ
   インカウンタの出力と次走査始点アドレス生成回路との
   間に１表示画面を上下中央位置より２分割し、ラインカ
   ウンタの出力値が偶数の時、奇数の時に対応して上画面
   の垂直走査ライン、下画面の垂直走査ラインをラインカ
   ウンタの水平走査のカウントにともなって交互に出力す
   るように制御する上下画面ライン交換回路を設けたこと
   を特徴とする表示アドレス制御装置。