JPH02240915A - ヘテロ構造化合物半導体装置の製造方法 - Google Patents
ヘテロ構造化合物半導体装置の製造方法Info
- Publication number
- JPH02240915A JPH02240915A JP6080889A JP6080889A JPH02240915A JP H02240915 A JPH02240915 A JP H02240915A JP 6080889 A JP6080889 A JP 6080889A JP 6080889 A JP6080889 A JP 6080889A JP H02240915 A JPH02240915 A JP H02240915A
- Authority
- JP
- Japan
- Prior art keywords
- molecular beam
- compound semiconductor
- group
- intensity
- optimum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（概 要）
本発明は、ヘテロ構造化合物半導体装置の製造方法に関
し、 Ｖ族分子線強度を制御して高品質の結晶を成長させるこ
とができるヘテロ構造化合物半導体装置の製造方法を提
供することを目的とし、分子線エピタキシャル成長法に
より、同一のＶ族元素を含む異種の■−ｖ族化合物半導
体の層を基板上に順次積層してヘテロ構造を形成する際
に、各ヘテロ界面と同期させて上記Ｖ族元素について、
上記各ｍ−ｖ族化合物半導体の種類に応じた最適分子線
強度に設定した複数の分子線源を用い、上記各分子線源
と基板との間でシャンク−を開閉することによって、上
記各層を形成する■−ｖ族化合物半導体の種類に応じて
上記■族元素の最適分子線強度を選択する ように構成する。
し、 Ｖ族分子線強度を制御して高品質の結晶を成長させるこ
とができるヘテロ構造化合物半導体装置の製造方法を提
供することを目的とし、分子線エピタキシャル成長法に
より、同一のＶ族元素を含む異種の■−ｖ族化合物半導
体の層を基板上に順次積層してヘテロ構造を形成する際
に、各ヘテロ界面と同期させて上記Ｖ族元素について、
上記各ｍ−ｖ族化合物半導体の種類に応じた最適分子線
強度に設定した複数の分子線源を用い、上記各分子線源
と基板との間でシャンク−を開閉することによって、上
記各層を形成する■−ｖ族化合物半導体の種類に応じて
上記■族元素の最適分子線強度を選択する ように構成する。
（産業上の利用分野〕
本発明は、ヘテロ構造化合物半導体装置の製造方法に関
する。
する。
従来ｍ−ｖ族化合物半導体のへテロ接合構造は、ＨＥｌ
’ｌ↑や半導体レーザなどの半導体デバイスに広く応用
されている。ＧａＡｓ／Ａ Ｉ ＧａＡｓ 、 ＩｎＧ
ａＡｓ／ＩｎＡ ｊ！ Ａｓはよく知られているヘテロ
接合構造である０分子線エピタキシャル成長法は、この
ようなヘテロ構造の形成に最も適した方法として一般的
に用いられている。
’ｌ↑や半導体レーザなどの半導体デバイスに広く応用
されている。ＧａＡｓ／Ａ Ｉ ＧａＡｓ 、 ＩｎＧ
ａＡｓ／ＩｎＡ ｊ！ Ａｓはよく知られているヘテロ
接合構造である０分子線エピタキシャル成長法は、この
ようなヘテロ構造の形成に最も適した方法として一般的
に用いられている。
デバイスへの応用に適した高品質なヘテロ接合構造を得
るには、それを構成する個々の半導体の品質が強く影響
する。また、個々の半導体の品質はその成長条件に強く
依存する０分子線エピタキシャル成長法では、■族分子
線強度は、半導体の品質、特性を左右する重要な成長パ
ラメータである。
るには、それを構成する個々の半導体の品質が強く影響
する。また、個々の半導体の品質はその成長条件に強く
依存する０分子線エピタキシャル成長法では、■族分子
線強度は、半導体の品質、特性を左右する重要な成長パ
ラメータである。
従来広く用いられているＧａＡｓ／Ａ Ｉ ＧａＡｓや
ＩｎＧａＡｓ／ＩｎＡ ｉ’ Ａｓでは、ＧａＡｓと＾
Ｉ ＧａＡｓを、あるいはＩｎＧａＡｓとＩｎＡ Ｉ
Ａｓを交互に積層させて成長するときに■族であるＡｓ
の分子線強度は各層について一定に保ったままでも、デ
バイスへの応用に適した品質のものが得られていた。す
なわち、これらｍ−ｖ族化合物半導体のへテロ構造を形
成する際に第１図（ａ）、（ｂ）のような操作を行なっ
ていた。各層を形成する各元素の分子線源を、それぞれ
の元素について一定分子線強度に設定しておき、各分子
線源と基板との間でシャッターを開閉することによって
、各層に必要な元素の分子線源を選択して用いる０図中
ｒＯＪおよびｒＣＪは、それぞれシャッターの開・閉を
表わす。具体的には、各へテロ界面でシャッターを開閉
して各層に必要な■族元素（ここではＡ ＩＩ ＊ Ｇ
ａ ＋ Ｉｎ）の分子線源を選択することは行なってい
たが、Ｖ族元素（ここではＡｓ）の分子線源については
シャッターは常に開放状態のままにして、一定の分子線
強度で成長を行なっていた。
ＩｎＧａＡｓ／ＩｎＡ ｉ’ Ａｓでは、ＧａＡｓと＾
Ｉ ＧａＡｓを、あるいはＩｎＧａＡｓとＩｎＡ Ｉ
Ａｓを交互に積層させて成長するときに■族であるＡｓ
の分子線強度は各層について一定に保ったままでも、デ
バイスへの応用に適した品質のものが得られていた。す
なわち、これらｍ−ｖ族化合物半導体のへテロ構造を形
成する際に第１図（ａ）、（ｂ）のような操作を行なっ
ていた。各層を形成する各元素の分子線源を、それぞれ
の元素について一定分子線強度に設定しておき、各分子
線源と基板との間でシャッターを開閉することによって
、各層に必要な元素の分子線源を選択して用いる０図中
ｒＯＪおよびｒＣＪは、それぞれシャッターの開・閉を
表わす。具体的には、各へテロ界面でシャッターを開閉
して各層に必要な■族元素（ここではＡ ＩＩ ＊ Ｇ
ａ ＋ Ｉｎ）の分子線源を選択することは行なってい
たが、Ｖ族元素（ここではＡｓ）の分子線源については
シャッターは常に開放状態のままにして、一定の分子線
強度で成長を行なっていた。
最近、ＩｎＰに格子整合したＧａＡｓＳｂと同じく、Ｉ
ｎＰに格子整合したＩｎＡ Ｉ ＡｓやＩｎＧａＡｓと
を組み合わせることにより、スタガード型と称されるエ
ネルギ帯構造となるなど多様なエネルギー帯を形成する
ことから、物性上の興味とともに素子応用面（高速素子
や受光素子）で注目を集めている。
ｎＰに格子整合したＩｎＡ Ｉ ＡｓやＩｎＧａＡｓと
を組み合わせることにより、スタガード型と称されるエ
ネルギ帯構造となるなど多様なエネルギー帯を形成する
ことから、物性上の興味とともに素子応用面（高速素子
や受光素子）で注目を集めている。
ところが、本発明者が研究を進めた結果、このようなｍ
−ｖ族化合物半導体を分子線エピタキシャル成長法でヘ
テロ構造に形成する際に、従来のようにＶ族分子線強度
を一定として成長したのではデバイス用途に適した高品
質の結晶が得られないという問題点が明らかになった。
−ｖ族化合物半導体を分子線エピタキシャル成長法でヘ
テロ構造に形成する際に、従来のようにＶ族分子線強度
を一定として成長したのではデバイス用途に適した高品
質の結晶が得られないという問題点が明らかになった。
。
〔発明が解決しようとする課題〕
本発明は、Ｖ族分子線強度を制御して高品質の結晶を成
長させることができるヘテロ構造化合物半導体装置の製
造方法を提供することを目的とする。
長させることができるヘテロ構造化合物半導体装置の製
造方法を提供することを目的とする。
上記の目的は、本発明によれば、分子線エピタキシャル
成長法により、同一の■族元素を含む異種のｍ−ｖ族化
合物半導体の層を基板上に順次積層してヘテロ構造を形
成する際に、上記■族元素について、上記各ｍ−ｖ族化
合物半導体の種類に応じた最適分子線強度に設定した複
数の分子線源を用い、各ヘテロ界面と同期させて上記各
分子線源と基板との間でシャッターを開閉することによ
って、上記各層を形成するｍ−ｖ族化合物半導体の種類
に応じて上記Ｖ族元素の最適分子線強度を選択すること
を特徴とするヘテロ構造化合物半導体装置の製造方法に
よって達成される。
成長法により、同一の■族元素を含む異種のｍ−ｖ族化
合物半導体の層を基板上に順次積層してヘテロ構造を形
成する際に、上記■族元素について、上記各ｍ−ｖ族化
合物半導体の種類に応じた最適分子線強度に設定した複
数の分子線源を用い、各ヘテロ界面と同期させて上記各
分子線源と基板との間でシャッターを開閉することによ
って、上記各層を形成するｍ−ｖ族化合物半導体の種類
に応じて上記Ｖ族元素の最適分子線強度を選択すること
を特徴とするヘテロ構造化合物半導体装置の製造方法に
よって達成される。
ｍ−ｖ族化合物半導体を分子線エピタキシャル成長法で
形成するためには、各化合物の構成元素によって最適の
分子線強度を選択する必要がある。
形成するためには、各化合物の構成元素によって最適の
分子線強度を選択する必要がある。
「最適」とは、形成された化合物結晶がデバイス用途に
適した特性を有するという意味である。この特性は通常
、光学特性としてフォトルミネッセンス（ＰＬ）発光強
度が大きくかつ半値幅（ＦＷＩ（Ｍ）が小さいほど良好
になる。
適した特性を有するという意味である。この特性は通常
、光学特性としてフォトルミネッセンス（ＰＬ）発光強
度が大きくかつ半値幅（ＦＷＩ（Ｍ）が小さいほど良好
になる。
従来、ｍ−ｖ族化合物結晶の特性は■族元素の分子線強
度にはほとんど影響されないと考えられていた。
度にはほとんど影響されないと考えられていた。
本発明者は、このような従来の認識に反して、第２図に
典型例を示すように、■族分子線強度が光学特性に強い
影響を及ぼす場合が島ることを見出した。同図から分か
るように、ＧａＡｓＳｂ化合物半導体結晶において、Ａ
ｓ分子線強度（Ｇａ分子線に対するＡｓ、分子線の強度
比）が小さいほど、発光強度は大きくかつ半値幅が小さ
くなり、光学特性が向上する。ここで、Ａｓ分子線強度
４．２以下についてはプロットしていないが、それより
小さいＡｓ分子線強度では白濁してしまい、正常な結晶
は得られなかった。従って最適Ａｓ分子線強度（＾Ｓａ
／Ｇａ）は４程度であり、それよりも大きくても小さ
くても結晶品質は低下する。
典型例を示すように、■族分子線強度が光学特性に強い
影響を及ぼす場合が島ることを見出した。同図から分か
るように、ＧａＡｓＳｂ化合物半導体結晶において、Ａ
ｓ分子線強度（Ｇａ分子線に対するＡｓ、分子線の強度
比）が小さいほど、発光強度は大きくかつ半値幅が小さ
くなり、光学特性が向上する。ここで、Ａｓ分子線強度
４．２以下についてはプロットしていないが、それより
小さいＡｓ分子線強度では白濁してしまい、正常な結晶
は得られなかった。従って最適Ａｓ分子線強度（＾Ｓａ
／Ｇａ）は４程度であり、それよりも大きくても小さ
くても結晶品質は低下する。
このような最適分子線強度がｍ−ｖ族化合物半導体の種
類によって大きく異なる。
類によって大きく異なる。
たとえば第３図に示すように、ＩｎＧａＡｓとＧａＡｓ
Ｓｂのへテロ接合構造を作製する（連続的に成長する）
場合、ＩｎＧａＡｓを成長するためにはＧａＡｓＳｂに
比べ多くのＡ３が必要であり、ＩｎＧａＡｓとＧａＡｓ
Ｓｂでは、最適となるＡｓ分子線強度が大きく異なる。
Ｓｂのへテロ接合構造を作製する（連続的に成長する）
場合、ＩｎＧａＡｓを成長するためにはＧａＡｓＳｂに
比べ多くのＡ３が必要であり、ＩｎＧａＡｓとＧａＡｓ
Ｓｂでは、最適となるＡｓ分子線強度が大きく異なる。
これを従来法により成長しようとすると、従来法では、
急峻にＡｓ分子線強度を変えることができず一定のＡｓ
分子線強度（第３図中の水平な点線）で成長することに
なるので高品質は結晶を成長することができなかった。
急峻にＡｓ分子線強度を変えることができず一定のＡｓ
分子線強度（第３図中の水平な点線）で成長することに
なるので高品質は結晶を成長することができなかった。
上記のように高品質なヘテロ接合構造結晶を得るために
はへテロ接合界面においてＡｓ分子線強度を急峻に変え
る必要がある。本発明は、ヘテロ界面と同期させてＡ３
分子線強度をシャッター開閉により急峻に変えることに
より、ヘテロ接合構造を構成する個々の半導体の最適Ａ
ｓ分子線強度で成長できる。
はへテロ接合界面においてＡｓ分子線強度を急峻に変え
る必要がある。本発明は、ヘテロ界面と同期させてＡ３
分子線強度をシャッター開閉により急峻に変えることに
より、ヘテロ接合構造を構成する個々の半導体の最適Ａ
ｓ分子線強度で成長できる。
本発明では上記のように２つのＡｓ分子線強度を各へテ
ロ界面で急峻に切り換えることができるので、ヘテロ接
合構造を構成する個々の半導体で最適となるＡｓ分子線
強度で成長することができるため、高品質なヘテロ構造
結晶を得ることができる。
ロ界面で急峻に切り換えることができるので、ヘテロ接
合構造を構成する個々の半導体で最適となるＡｓ分子線
強度で成長することができるため、高品質なヘテロ構造
結晶を得ることができる。
本発明の方法にしたがって、ＩｎＧａＡｓとＧａＡｓＳ
ｂのへテロ構造化合物半導体を製造する例を説明する。
ｂのへテロ構造化合物半導体を製造する例を説明する。
第４図に、本発明の方法を行なうための装置の一例を示
す。第５図に本発明の方法による分子線強度の変化を示
す。第５図中「０」はシャッター「開」、「Ｃ」はシャ
ッター「閉」を表わす。
す。第５図に本発明の方法による分子線強度の変化を示
す。第５図中「０」はシャッター「開」、「Ｃ」はシャ
ッター「閉」を表わす。
第４図に示すようにＩｎＧａＡｓで最適となるＡｓ分子
線強度（Ａｓ ２ ）とＧａＡｓＳｂで最適となるＡｓ
分子線強度（＾ｓｌ）にセットした２つのＡｓ分子線源
を備え、第５図に示すように各ヘテロ界面でＡｓ １
。
線強度（Ａｓ ２ ）とＧａＡｓＳｂで最適となるＡｓ
分子線強度（＾ｓｌ）にセットした２つのＡｓ分子線源
を備え、第５図に示すように各ヘテロ界面でＡｓ １
。
Ａｓ２の切り換えをシャッタの開閉操作により行う。
第４図の装置を用い、第５図のように操作して作製した
１ｎＧａＡｓ／ＧａＡｓＳｂ／ＩｎＧａＡｓ単一バリア
構造の電流−電圧特性を第６図に示す（破線で表示）。
１ｎＧａＡｓ／ＧａＡｓＳｂ／ＩｎＧａＡｓ単一バリア
構造の電流−電圧特性を第６図に示す（破線で表示）。
第６図には、比較のために、従来法すなわちＡｓ分子線
の切り換えを行わずに、第３図に示した高い方のＡｓ分
子線強度（ＩｎＧａＡｓを成長するときのＡｓビーム強
度、１． ＯＸ １０−’Ｔｏｒｒ）で作製した１ｎＧ
ａＡｓ／ＧａＡｓＳｂ／ ＩｎＧａＡｓ単一バリア構造
の特性（−点鎖線で表示）も併わせて示した。
の切り換えを行わずに、第３図に示した高い方のＡｓ分
子線強度（ＩｎＧａＡｓを成長するときのＡｓビーム強
度、１． ＯＸ １０−’Ｔｏｒｒ）で作製した１ｎＧ
ａＡｓ／ＧａＡｓＳｂ／ ＩｎＧａＡｓ単一バリア構造
の特性（−点鎖線で表示）も併わせて示した。
第１表にそれぞれの成長条件を示す。
第１表
第６図から明らかなように、本発明の方法を用いて作製
した構造の電流−電圧特性は計算値（実線）ともよく一
致しておりほぼ理想的なヘテロ接合構造が得られている
ことがわかる。これに対して従来法によって作製したも
のの特性は、計算値からも太き（ずれたリーキーな特性
であり、高品質な結晶が得られないことがわかる。
した構造の電流−電圧特性は計算値（実線）ともよく一
致しておりほぼ理想的なヘテロ接合構造が得られている
ことがわかる。これに対して従来法によって作製したも
のの特性は、計算値からも太き（ずれたリーキーな特性
であり、高品質な結晶が得られないことがわかる。
本実施例においては、ＧａＡｓＳｂとＩｎＧａＡａのへ
テロ接合構造を作製する場合を例に説明したが、本発明
はこれに限らすＰを含む化合物半導体や４元、５元混晶
など広く適用できる。
テロ接合構造を作製する場合を例に説明したが、本発明
はこれに限らすＰを含む化合物半導体や４元、５元混晶
など広く適用できる。
以上説明したように、本発明によれば最適Ｖ族分子線強
度が大きく異なるｍ−ｖ族化合物半導体結晶から構成さ
れるヘテロ構造でも、個々の半導体を最適成長条件下で
成長することができ、高品質なペテロ構造結晶を提供す
ることができる。
度が大きく異なるｍ−ｖ族化合物半導体結晶から構成さ
れるヘテロ構造でも、個々の半導体を最適成長条件下で
成長することができ、高品質なペテロ構造結晶を提供す
ることができる。
第１図は、従来の方法において分子線強度を変化させる
状態を示すグラフ、 第２図は、ＧａＡｓＳｂ結晶の光学特性に及ぼすＡｓ分
子線強度の影響を示すグラフ、 第３図は、ｍ−ｖ族化合物半導体の種類による最適Ａｓ
分子線強度を示すグラフ、 第４図は、本発明の方法を行なうための装置の一例を示
す配置図、 第５図は、本発明の方法において分子線強度を変化させ
る状態を示すグラフ、および 第６図は、ＩｎＧａＡｓ／ＧａＡｓＳｂ／ＩｎＧａＡｓ
単一バリア構造の電流−電圧特性を本発明および従来例
について示すグラフである。
状態を示すグラフ、 第２図は、ＧａＡｓＳｂ結晶の光学特性に及ぼすＡｓ分
子線強度の影響を示すグラフ、 第３図は、ｍ−ｖ族化合物半導体の種類による最適Ａｓ
分子線強度を示すグラフ、 第４図は、本発明の方法を行なうための装置の一例を示
す配置図、 第５図は、本発明の方法において分子線強度を変化させ
る状態を示すグラフ、および 第６図は、ＩｎＧａＡｓ／ＧａＡｓＳｂ／ＩｎＧａＡｓ
単一バリア構造の電流−電圧特性を本発明および従来例
について示すグラフである。
Claims (1)
- 【特許請求の範囲】 １、分子線エピタキシャル成長法により、同一のＶ族元
素を含む異種のIII−Ｖ族化合物半導体の層を基板上に
順次積層してヘテロ構造を形成する際に、 上記Ｖ族元素について、上記各III−Ｖ族化合物半導体
の種類に応じた最適分子線強度に設定した複数の分子線
源を用い、 各ヘテロ界面と同期させて上記各分子線源と基板との間
でシャッターを開閉することによって、上記各層を形成
するIII−Ｖ族化合物半導体の種類に応じて上記Ｖ族元
素の最適分子線強度を選択する ことを特徴とするヘテロ構造化合物半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1060808A JP2528179B2 (ja) | 1989-03-15 | 1989-03-15 | ヘテロ構造化合物半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1060808A JP2528179B2 (ja) | 1989-03-15 | 1989-03-15 | ヘテロ構造化合物半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02240915A true JPH02240915A (ja) | 1990-09-25 |
| JP2528179B2 JP2528179B2 (ja) | 1996-08-28 |
Family
ID=13153017
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1060808A Expired - Lifetime JP2528179B2 (ja) | 1989-03-15 | 1989-03-15 | ヘテロ構造化合物半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2528179B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62196817A (ja) * | 1986-02-24 | 1987-08-31 | Matsushita Electric Ind Co Ltd | 結晶成長装置 |
| JPS6356199A (ja) * | 1986-08-25 | 1988-03-10 | Omron Tateisi Electronics Co | パルスモ−タ制御装置 |
-
1989
- 1989-03-15 JP JP1060808A patent/JP2528179B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62196817A (ja) * | 1986-02-24 | 1987-08-31 | Matsushita Electric Ind Co Ltd | 結晶成長装置 |
| JPS6356199A (ja) * | 1986-08-25 | 1988-03-10 | Omron Tateisi Electronics Co | パルスモ−タ制御装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2528179B2 (ja) | 1996-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4833101A (en) | Method of growing quaternary or pentanary alloy semiconductor lattice-matched to substrate by MBE | |
| CN118369767A (zh) | 外延氧化物材料、结构和装置 | |
| US5608229A (en) | Quantum box semiconductor device | |
| JPS63240012A (ja) | ３−ｖ族化合物半導体およびその形成方法 | |
| CA1098624A (en) | Type of superlattice | |
| JPS6196726A (ja) | エピタキシヤル成長方法 | |
| US20010023942A1 (en) | Semiconductor device of heterojunction structure having quantum dot buffer layer | |
| JPH01296673A (ja) | ３−ｖ族化合物半導体装置 | |
| JP3589301B2 (ja) | 量子層の構造 | |
| JPH02240915A (ja) | ヘテロ構造化合物半導体装置の製造方法 | |
| JP5015786B2 (ja) | デルタドープ多層構造のドーパント較正法 | |
| US6861342B2 (en) | Zinc blende type CrSb compound, method for fabricating the same, and multilayered structure | |
| Zeng et al. | Molecular beam epitaxial growth of lattice-matched ZnxCdyMg1− x− ySe quaternaries on InP substrates | |
| JPS6052067A (ja) | 超格子の構造 | |
| JP2780333B2 (ja) | 半導体積層構造及びこれを有する半導体素子 | |
| JPH04280629A (ja) | 微細階段状構造体の製造方法およびそれを用いた半導 体装置 | |
| JPH0334594A (ja) | 量子井戸構造の製造方法 | |
| JPH0410527A (ja) | 半導体超格子 | |
| Takahashi et al. | MBE growth and properties of (100)-and (111)-oriented GaInP/AlInP quantum wells on GaAs substrates | |
| Herman et al. | Application Areas of Epitaxially Grown Layer Structures | |
| Longenbach et al. | Modulated beam epitaxial growth of high quality GaAs single quantum wells at low temperature | |
| JPH0272616A (ja) | 分子線エピタキシャル成長法 | |
| JP3098371B2 (ja) | 半導体結晶成長方法 | |
| JP2780325B2 (ja) | 半導体積層構造及びこれを有する半導体素子 | |
| KR100243388B1 (ko) | 인듐갈륨비소/갈륨비소 양자세선 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090614 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090614 Year of fee payment: 13 |