JPH02242313A - インタフェース回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要］ この発明は、本体装置のオープンコレクタ出力端にワイ
ヤードＯＲ接続によって周辺装置を複数並列接続するた
めのインタフェース回路に関し、各周辺装置の入力端に
印加されるプルアンプ電圧が互いに相違していても、こ
のプルアップ電圧で得られたデジタル信号の回り込みを
防止することを目的とし、 本体装置のオープンコレクタ出力端にワイヤードＯＲ接
続によって周辺装置を複数並列接続するためのインタフ
ェースにおいて、各周辺装置　の入力端側にそれぞれ相
互の周辺装置からのデジタル信号の回り込み防止用のダ
イオードを接続したものである。

〔産業上の利用分野］ この発明は、本体装置たとえばＣＰＵ装置のオープンコ
レクタ出力端にワイヤードＯＲ接続によって周辺装置た
とえばＩ１０装置を複数並列接続するためのインタフェ
ース回路の改良に関するものである。

〔従来の技術〕

第３図は、本体装置のオープンコレクタ出力端にワイヤ
ードＯＲ接続によって周辺装置を複数並列接続した従来
の回路であり、１は本体装置（たとえばＣＰＵ装置など
）で、１ａはオーブンコレクタ出力端を形成するトラン
ジスタである。２２□は、このようなオープンコレクタ
出力端に、ワイヤー３を介してワイヤードＯＲ接続によ
って複数並列接続された周辺装置（たとえばプリンタや
磁気記憶装置などのＩ１０装置）である。

２ａ＋、２ａｚはこれらの周辺装置２６，２□に実装さ
れたレシーバ回路、２ｂｌ、２ｂＺはプルアップ抵抗で
あり、前記オープンコレクタ出力端を形成するトランジ
スタ１ａがオフのとき、前記レシーバ回路２ａ＋、２ａ
ｚの入力端に印加されるノ１イレベルのデジタル信号を
、電源電圧Ｖｃｃをプルアップして得るように、レシー
バ回路２ａ＋、２３ｚの入力端と電源電圧Ｖｃｃとの間
に接続したものである。

〔発明が解決しようとする課題］ ところが、各周辺装置２１，２□はそれぞれ電源ユニッ
トを有しており、その電源電圧は必ずしも同じとは限ら
ない。たとえば一方の周辺装置２の電源ユニッ１−の電
源電圧Ｖｃｃは＋５■で、他方の周辺装置２□の電源ユ
ニットの電源電圧Ｖｃｃは＋２４■の場合には、第３図
に示すような従来の回路では、前記本体装置１のオープ
ンコレクタ出力端を形成するトランジスタｌａがオフの
とき、他方の周辺装置２□のレシーバ回路２ａｚの入力
端にプルアップ抵抗２ｂｚを介してプルアップされたほ
ぼ＋２４Ｖの電圧が、一方の周辺装置２のレシーバ回路
２ａ＋の入力端に回り込み、このレシーバ回路２ａ、を
形成する各素子が破壊されてしまうか、破壊されないま
でも正確な動作が行われなくなる。

したがって、他方の周辺装置２□において、インタフェ
ース用に＋５■の別の電源ユニットを用意するか、１個
の電源ユニットに＋２４Ｖの他に＋５Ｖの出力電圧も得
られるようにして、一方の周辺装置２１のレシーバ回路
２ａ＋の入力端にプルアンプ抵抗２ｂ＋　を介して印加
するための電源電圧Ｖｃｃと、他方の周辺装置２□のレ
シーバ回路２ａ２の入力端にプルアップ抵抗２ｂｚを介
して印加するための電源電圧Ｖｃｃとをそれぞれ揃えな
ければならない。そのためコストアップとなり、周辺装
置が大型化するという課題があった。

この発明は、それぞれの周辺装置の入力端に印加される
プルアンプ電圧を得るための電源電圧を揃えることなく
、主体装置に複数の周辺装置をワイヤードＯＲ接続する
ことができるようにしたインタフェース回路を提供する
ことを目的とするものである。

〔課題を解決するための手段〕

この発明は、前記のような課題を解決するために、第１
図に示すように、本体装置１のオープンコレクタ出力端
にワイヤードＯＲ接続によって周辺装置２０．２□・・
・を複数並列接続するためのインタフェースにおいて、
周辺装置２１．２□・・・の入力端側にそれぞれ相互の
周辺装置からのデジタル信号の回り込み防止用のダイオ
ード４１．４□・・・を接続したインタフェース回路と
したものである。

〔作用〕

この発明は、前記のような構成により、デジタル信号に
より本体装置ｌのオープンコレクタ出力端がローインピ
ーダンスになったとき（オープンコレクタ出力端を形成
するトランジスタがオンのとき）は、各周辺装置２１，
２□の入力端側にそれぞれ接続されたプルアンプ抵抗と
デジタル信号の回り込み防止用のダイオード４５，４□
を通した電流が、本体装置１のオーブンコレクタ出力端
側に流れることにより、各周辺装置２．，２□の入力端
はローレベルになる。

一方、本体装置１のオープンコレクタ出力端がハイイン
ピーダンスのとき（オープンコレクタ出力端を形成する
トランジスタがオフのとき）は、各周辺袋＝２．，２□
の入力端は、プルアップ抵抗を通して電源電圧Ｖｃｃ、
、　Ｖｃｃｚから電圧が印加されてハイレベルとなる。

このとき、たとえば電源電圧Ｖｃｃ、　＜Ｖｃｃ、であ
ると、周辺装置２□の入力端のプルアンプ電圧が、周辺
装置２１の入力端のプルアンプ電圧より高くなるが、周
辺装置２の入力端に接続された回り込み防止用のダイオ
ード４□により、周辺装置２２の入力端より周辺装置２
１の入力端にデジタル信号が回り込むことはない。

また、電源電圧Ｖｃｃ、　＞Ｖｃｃｚの場合には、回り
込み防止用のダイオード４□により、周辺装置２、の入
力端より周辺装置２□の入力端にデジタル信号が回り込
むことはない。

したがって、周辺装置２１．２□の電源電圧Ｖｃｃ≠Ｖ
ｃｃ、であっても、本体装置１のオープンコレクタ出力
端に周辺装置２１．２□を接続することができる。

〔実施例〕

以下、この発明の実施図を図面に従って詳細に説明する
。

第１図はこの発明の第１の実施例を示すものであり、第
３図に示す従来例と同一の部材には同一符号を付けて説
明すると、この発明が第３図に示す従来例と相違する点
は、周辺装置２１の入力端からワイヤードＯＲ接続を行
うためのワイヤー３に順方向に、周辺装置２□からのデ
ジタル信号の回り込み防止用のダイオード４．を接続し
、また、周辺装置２□の入力端からワイヤー３に順方向
に、周辺装置２．からのデジタル信号の回り込み防止用
のダイオード４□を接続したものである。

この発明は、このような構成にしたことにより、デジタ
ル信号により本体装置１のオープンコレクタ出力’ｆｔ
Ａがローインピーダンスになったとき、すなわち、オー
プンコレクタ出力端を形成するトランジスタ１ａがオン
のときは、各周辺装置２２．２□の入力端と電源電圧Ｖ
ｃｃ、、　Ｖｃｃ２との間に接続されたプルアップ抵抗
２ｂ、、２ｂ、と、デジタル信号の回り込み防止用のダ
イオード４１．４□と、ワイヤー３と、トランジスタ１
ａを通して電流が流れるので、各周辺装置２ｂ、、２ｂ
、の入力端にはローレベルのデジタル信号が生じる。

一方、本体装置１のオープンコレクタ出力端がハイイン
ピーダンスになったとき、すなわち、オープンコレクタ
出力端を形成するトランジスタｌａがオフのときは、各
周辺装置２ｂ＋、２ｂｚの入力端に電源電圧Ｖｃｃ、、
Ｖｃｃｚからプルアップ抵抗２ｂ＋、２ｂｔを介してほ
ぼ電源電圧に等しい電圧が印加されて、これらの入力端
にはハイレベルのデジタル信号が生じる。

このとき、たとえば電源電圧Ｖｃｃ、　＜Ｖｃｃｚ”で
あると、周辺装置２□の入力端のプルアップ電圧が、周
辺装置２．の入力端のプルアップ電圧より高くなるが、
周辺装置２１の入力端側に接続されたデジタル信号の回
り込み防止用のダイオード４゜により、周辺装置２□の
入力端より周辺装置２１の入力端にデジタル信号が回り
込むことはない。

また、電源電圧Ｖｃｃ、　＞Ｖｃｃ、の場合には、前記
周辺装置２□の入力端側に接続されたデジタル信号の回
り込み防止用のダイオード４□により、周辺装置２１の
入力端より周辺装置２２の入力端にデジタル信号が回り
込むことはない。

したがって、周辺装置２３．２□の電源電圧Ｖ　ｃｃ　
＋　＋Ｖｃｃ、が相違していても、本体装置１のオープ
ンコレクタ出力端にワイヤードＯＲ接続によって周辺装
置２１．２ｚを接続しても、一方の周辺装置から他方の
周辺装置にデジタル信号が回り込むようなことはない。

第２図はこの発明の第２の実施例であり、第１図に示す
実施例と同一の部分には同一符号を付けて説明すると、
各周辺装置２０，２□のプルアップ抵抗２ｔｚ、２ｂｚ
とデジタル信号の回り込み防止用のダイオード４０，４
□との接続点に、デジタル信号の入力マージンを上げる
ための、すなわち、デジタル信号のローレベルとハイレ
ベルの電圧差を大きくするためのツェナーダイオード２
ｃ、。

２ｃ、を介してレシーバトランジスタ２ｄｌ、２ｄ２（
７）ベースを接続し、これらのレシーバトランジスタ２
ｄ＋、２ｄｔのベースと接地点との間に抵抗２ｅｌ＋　
２　ｅ　２を接続する。また、各レシーバトランジスタ
２ｄ、、２ｄ、のエミッタを接地点に接続し、コレクタ
を受信されたデジタル信号に基づいて所定のデジタル処
理を行う回路ブロツク　２ｒ２ｆｚに接続したものであ
る。

この第２図の回路の動作を説明すると、本体装置１のト
ランジスタｌａがオンになると、各周辺装置２．．２ｔ
のプルアップ抵抗２ｂ＋、２ｂｚとダイオード４．．４
□との接続点にデジタル信号のローレベルが受信される
。

また、前記トランジスタｌａがオフになると、前記接続
点に前記プルアップ抵抗２ｂ、、２ｂ、によってプルア
ップ電圧が生じ、デジタル信号のハイレベルが受信され
ることになる。前記ツェナーダイオード２ｃ＋、２ｃｚ
として、たとえば６■以上になるとオンするものを使用
したとすると、前記デジタル信号のハイレベルの電圧が
６Ｖ以上になると、このツェナーダイオード２ｃ＋。２
ｃｚがオンし、前記レシーバトランジスタ２ｄｌ、２ｄ
。

にベース電流が流れてこれがオンになる。前記接続点が
ローレベルのときは、前記ツェナーダイオード２ｃ＋、
２ｃｚはオフとなり、前記レシーバトランジスタ２ｔＬ
、２ａ、はオフとなる。

このような動作によって、前記レシーバトランジスタ２
ｄ１．２６ｔがデジタル信号を受信することになり、こ
れが回路ブロック２ｆ、、２ｆＺに印加されて所定のデ
ジタル処理が行われる。

〔発明の効果〕

この発明は、前記のような構成により、すなわち、本体
装置のオーブンコレクタ出力端にワイヤードＯＲ接続に
よって周辺装置を複数並列接続する場合に、各周辺装置
の入力端側にそれぞれ相互の周辺装置からのデジタル信
号の回り込み防止用のダイオードを接続したことにより
、各周辺装置の入力端に必要なプルアップ電圧を、各周
辺装置ごとに自由に選択できるため、各周辺装置に備え
た電源ユニットの出力電圧を揃えたり、デジタル信号の
インタフェース回路用の電源ユニットあるいは出力電圧
を追加したりする必要がないため、周辺装置の小型化、
低コスト化に寄与するところが大きい。

【図面の簡単な説明】

第１図はこの発明の第１の実施例を示す図、第２図は同
第２の実施例を示す図、第３図は従来の技術を示す図で
ある。 １・・・本体装置、 １ａ・・・トランジスタ、 ２８，２□・・・周辺装置、 ２ａ＋、２ａ２・・・レシーバ回路、 ２ｂ、、２ｂ２・・・プルアップ抵抗、２Ｃ＋、２ｃ２
・・・ツェナーダイオード、２ｄ、、２ｄ、・・・レシ
ーバトランジスタ、２ｅ＋、２ｅｚ・・・抵抗、 ２ｆ、、２ｆ、・・・回路ブロック、 ３・・・ワイヤー ４５．４□　・・・ダイオード。

Claims (1)

1. 【特許請求の範囲】 本体装置（１）のオープンコレクタ出力端にワイヤード
   ＯＲ接続によって周辺装置（２＿１）、（２＿２）…を
   複数並列接続するためのインタフェースにおいて、 各周辺装置（２＿１）、（２＿２）…の入力端側にそれ
   ぞれ相互の周辺装置からのデジタル信号の回り込み防止
   用のダイオード（４＿１）、（４＿２）…を接続したこ
   とを特徴とするインタフェース回路。