JPH02242410A

JPH02242410A - 分周回路

Info

Publication number: JPH02242410A
Application number: JP1065515A
Authority: JP
Inventors: Masaaki Tsukagoshi; 塚越　政明
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1989-03-16
Filing date: 1989-03-16
Publication date: 1990-09-26
Anticipated expiration: 2010-05-01
Also published as: JPH0740212B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（イ）産業上の利用分野この発明はマイクロコンピュータ等の集積回路の内部ブ
ロックにクロックを供給する分周回路に関する。

（ロ）従来の技術ＡＶ機器あるいは空調機器等の制御に使用されるマイク
ロコンピュータはインターフェース、ＡＤコンバータ、
タイマ等、従来の周辺ＬＳＩに匹敵する機能を内蔵して
おり、これらの機能を動作させるために、それぞれの機
能ブロック毎に異なる周波数のクロック、通常システム
クロックより低い周波数のクロックを必要とするため、
システムクロックが分周されて供給される。

第２図を参照して従来のマイクロコンピュータのクロッ
ク供給回路（以下、分周回路と称する）の１例を説明す
る。

共振周波数が数Ｍサイクルの水晶発振子（２１）により
励振される原発振回路（２２）の発振出力（２ａ）はシ
ステムクロックジェネレータ（２５）によってシステム
の動作に適合する波形のシステムクロック（２ｆ）に変
換されると共に、プリスケーラ（２６）によって所定の
分周がなされてインターフェース、ＡＤコンバータ等の
クロックソース（２ｋ）となる。また、プリスケーラ（
２６）の所定の分周段出力（２Ｊ）はタイマ（２７）を
構成する８ビツトあるいは１６ビットのカウンタのカウ
ントソースとしてタイマ（２７）に供給されている。

このように構成されるマイクロコンピュータでは、プリ
スケーラ〈２６）の出力（２ｋ）あるいはタイマ（２７
）のオーバフロー信号（２ｍ）より容易に秒信号を得る
ことができるため、しばしば時計機能が付加される。し
かし、後記する理由により、このマイクロコンピュータ
は停電等の事故時のバックアップが困難であって、事故
時に時計機能に支障が生ずるのは避けられない。

すなわち、マイクロコンピュータの消費電力はシステム
クロックの周波数に略比例する傾向があり、スタンバイ
時にも通常の周波数のシステムクロックで動作させるこ
とは消費電力の点から好ましいことではない。そこで、
スタンバイ時にはシステムクロックを通常の数１０分の
１とする方法が採用されている。これにより、機器の電
源コドを誤って抜いてしまうような瞬時停電に対しては
コンデンサによる簡便なバックアップが可能になる。

次に、このような目的で提案された分周回路の１例を第
３図を参照して説明する。

源発振回路（３２〉の出力（３ａ〉の周波数は例えは１
０Ｍサイクルであり、プリスケーラ（３３）はそれを２
分の１に分周する５Ｍサイクルの周波数の分周出力（３
ｂ）および１００分の１に分周する１００にサイクルの
周波数の分周出力（３ｃ〉を出力する。なお、ここで用
いる数値は便宜的な数値である。

そこで、例えば電源が正常であって、システムを通常の
５Ｍサイクルのシステムクロックで動作さぜるべきとき
には、図示しないフラグがリセットされ、切り換えセレ
クト信号（３ｄ）がローレベルとなり、切換器（３４）
は５Ｍサイクルの分周出力（３ｂ）を選択通過させ、そ
の出力を（３ｅ〉とする。この５Ｍサイクルの出力（３
ｅ）を入力するシステムクロックジェネレータ（３５）
はこれをシステムの動作に適合する波形のシステムクロ
ック（３ｆ）に変換してシステムに供給すると共に、プ
リスケーラ（３６〉を介してインターフェース、ＡＤコ
ンバータ等のクロックソース〈３Ｋ）とする。また、プ
リスケーラ（３６）の所定の分周段出力（３ｊ）はタイ
マ（３７）を構成する８ビットあるいは１６ビツトのカ
ウンタのカウントソースとして供給される。

そこで、瞬時停電等によって図示しないフラグがセット
され、切り換えセクト信号がハイレベルになると、切り
換え器（３４〉は源発振周波数を１００分の１に分周す
る周波数が１００にサイクルの出力（３ｃ）を選択通過
させて、その出力（３ｅ）をシステムクロックジェネレ
ータ（３５）に入力させる。これにより、システムクロ
ックは通常時の数１０分の１となり、マイクロコンピュ
ータで消費される電力を数１０分の１に低減し、バック
アップコンデンサに充分な低負荷とすることができる。

しかし、上記したマイクロコンピュータはスタンバイ時
にプリスケーラ（３５）の出力（３ｋ）の周波数が通常
時の数１０分の１となってしまい、これを秒信号として
ハードウェアの時計を構成することはできない。そこで
、タイマ（３７）のオーバフロー信号（３ｍ）が利用さ
れるのであるが、この場合には、システムクロックの周
波数切り換えを判別するソフトウェアと、タイマ（３７
）を構成する図示しないリローＦレジスタに、システム
クロックの周波数切り換え毎にアキュムレータを使用し
て初期値を書き込むソフトウェアとが必要となり、ソフ
トウェアの負担が大きくなる欠点がある。

（ハ）発明が解決しようとする課題この発明は、上記した点に鑑みてなされたものであって
、システムクロックを分周してシステム内の各ブロック
のクロックソースを得る集積回路において、システムク
ロックの周波数が切り換えられる際にも各ブロックに供
給されるクロックの周波数が変化しない分周回路を提供
することにある。

（二）課題を解決するための手段この発明は、システムクロックを分周してシステム内の
各ブロックのクロックソースを得る集積回路において、
システムクロックの周波数を切り換える手段と、この周
波数切り換えに応動してシステムクロックの分周数を変
更し、各ブロックに供給するクロックソースの周波数を
一定に保つ手段とを備える。

（ホ）作用上記構成は、瞬時停電等の事故時のバックアップを比較
的簡便にすると共に、システムクロックを分周して得ら
れるクロックにより動作する時計機能等の他の機能が損
なわれることがないよう作用する。

（へ）実施例第１図を参照してこの発明の一実施例を説明する。

今日、最も一般的なマイクロコンピュータは数Ｍ〜ＩＯ
Ｍサイクルのシステムクロックで動作する。このシステ
ムクロックを得るために、源発振回路（１２）を励振す
る水晶発振子（１１）の共振周波数には例えば１０Ｍサ
イクルが選択され、この発振回路出力（１ａ）を入力す
るプリスケーラ（１３）は１０Ｍサイクルの源発振周波
数を１／２分周する５Ｍサイクルの分周出力（１ｂ）と
源発振周波数を１００分の１に分周する１００Ｋザイク
ルの分周出力（ＩＣ）を出力する。なお、ここで用いる
数値は便宜的な数値であって、実際には、例えば時計回
路に好適な３．５７９５４５Ｍサイクルあるいはそれを
２分の１分周する１、７８９７７２５Ｍサイクルのクロ
ックを最終的に得るために必要な、予め設計された数値
を用いる必要があることを付記する。そこで、例えば電
源が正常であって、マイクロコンピュータを通常の５Ｍ
サイクルのシステムクロックで動作させるべきときには
、図示しないフラグがリセットされ、切り換えセレクト
信号（１ｄ）がローレベルとなり、切り換え器（１４）
は５Ｍサイクルの分周出力（１ｂ）を選択通過させる。

そして、システムはこの切り換え型出力（１ｅ）を入力
するシステムクロックジェネレータ（１５）が出力する
５Ｍサイクルのシステムクロック（１ｆ）に基づいて通
常動作する。また、切り換えセレクト信号（１ｄ）がロ
ーレベルであると、プリスケーラ（１６）を構成する切
り換え器（１６３）は、同じくプリスケーラ（１６）を
構成する分周器（１６２）の分周出力（１ｈ）を選択通
過させ、その出力（１１）を同じくプリスケーラ（１６
）を構成する分周器（１６４）に入力する。これによす
、５Ｍサイクルのシステムクロック（１ｆ）を比較的数
多く分周する分周出力（１ｋ）がインターフェース、Ａ
Ｄコン／スータ等のクロックソースとされる。さらに、
プリスケーラ（１６）を構成する分周器（１６４）の所
定の分周段出力（１ｊ〉はタイマ（１７〉を構成する８
ビツトあるいは１６ビツトのカウンタのカウントソース
として供給される。

続いて、瞬時停電等の事故発生によりマイクロコンピュ
ータの消費電力を低下きせる必要が生ずると、図示しな
いフラグがプログラムによってセットされ、切り換えセ
レクト信号（１ｄ）がハイレベルとなる。これにより、
切り換え器（１４）は１００にサイクルの分周出力（Ｉ
Ｃ）を選択通過させ、これを入力するシステムクロック
ジェネレータ（１５）によって１００にサイクルのシス
テムクロック（１ｆ）が生成される。このシステムクロ
ックの低下はマイクロコンピュータで消費される電力を
低減し、コンデンサによる簡便なバックアップを可能に
する。

また、切り換えセレクト信号（１ｄ）がローレベルにな
ると、プリスケーラ（１６）を構成する切り換え器（１
６３）は同じくプリスケーラ（１６〉を構成する分周器
（１６１）の分周出力（Ｉｇ）を選択通過させる。ここ
で、プリスケーラ（１６）を構成する分周器（１６２）
の分周数をプリスケーラ（１３）の対の分周出力の分周
比に等しくすることによって、切り換え器（１４）が１
００にサイクルの分周出力けＣ）を選択通過させるとき
の切り換え器（１６３）の出力（１１）の周波数と、切
り換え器（１４）が５Ｍサイクルの分周出力（ＩＣ）を
選択通過させるときの切り換え器（１６３）の出力（１
１）の周波数とを等しくすることができる。

こうして、システムクロックの周波数の変更にかかわら
ず常に一定なプリスケーラ（１６）の出力けｋ〉がイン
ターフェース、ＡＤコンバータ等のクロックソースとさ
れると共に、プリスケーラ（１６）を構成する分周器（
１６４）の所定の分周段出力（１ｊ）がタイマ（１７）
を構成する８ビツトあるいは１６ビツトのカウンタのカ
ウントソースとして供給される。これにより、プリスケ
ーラ（１６）の出力（１ｋ）を使用するハードウェアの
時計が構成される場合であっても、瞬時停電等の事故に
より機能に支障が生ずることがない。また、タイマ（１
７）のオーバフロー信号（１ｍ）を使用して時計が構成
される場合には、タイマ（１７〉を構成するりロードレ
ジスタに、システムクロックの状態にかかわらない初期
値を書き込めは足りる。

以上、この発明を主にタイマへのクロック供給を例に説
明したが、タイマへのクロック供給以外にも、例えば、
表示素子の駆動あるいはラムのリフレッシュ等にも適用
することが可能である。すなわち、ソフトウェアの要請
等によりシステムクロックを変更する場合であっても、
これらの動作を支障なく行わせるよう変更することが可
能である。

（ト）発明の効果以上述べたようにこの発明によれは、（１）システムクロックの周波数を大幅に低下させるこ
とができるため、簡便なバックアップ手段を採用するこ
とができる。

（２）システムクロックを停止さぜないため、スクンバ
イ状態からの復帰が容易である。

〈３）タイマカウンタの容量と無関係に大幅にシステム
クロックを変更することが可能である。

り４〉システムクロックの周波数を変更する際に、リロ
ードレジスタに新たなデータを書き込む必要がないため
、ソフトウェアの負担が低減される。

という顕著な効果を奏する分周回路を提供することがで
きる。

【図面の簡単な説明】

第１図はこの発明の実施例のブロック図、第２図および
第３図は従来例のブロック図である。（１１）、　（２１）、　（３１）・・・水晶発振子、
　（１２）、　（２２）、　（３２〉・・・発振回路、
　（１３）、　（１６）、　（２６）、　（３３）、　
（３６）・・・ブノスケーラ、　（１４）、　（１６３
）、　（３４）・・・切り換え器、（１５）、　（２５
）、　（３５）・・・システムクロックジェネレータ、
　　＜１７）、　（２７）、　（３７）・・・タイマ、
　（１ｄ）・・・切り換えセレクト信号。

Claims

【特許請求の範囲】

（１）システムクロックを分周してシステム内の各ブロ
ックのクロックソースを得る集積回路において、システ
ムクロックの周波数を切り換える手段と、この周波数切
り換えに応動してシステムクロックの分周数を変更し、
各ブロックに供給するクロックソースの周波数を一定に
保つ手段とを備える分周回路。
（２）スタンバイ命令実行あるいは停電検出に応動して
システムクロックの周波数の切り換えが行われる請求項
１記載の分周回路。