JPH0740212B2

JPH0740212B2 - 分周回路

Info

Publication number: JPH0740212B2
Application number: JP1065515A
Authority: JP
Inventors: 政明塚越
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1989-03-16
Filing date: 1989-03-16
Publication date: 1995-05-01
Anticipated expiration: 2010-05-01
Also published as: JPH02242410A

Description

【発明の詳細な説明】（イ）産業上の利用分野この発明はマイクロコンピュータ等の集積回路の内部ブ
ロックにクロックを供給する分周回路に関する。

（ロ）従来の技術 AV機器あるいは空調機器等の制御に使用されるマイクロ
コンピュータはインターフェース、ADコンバータ、タイ
マ等、従来の周辺LSIに匹敵する機能を内蔵しており、
これらの機能を動作させるために、それぞれの機能ブロ
ック毎に異なる周波数のクロック、通常システムクロッ
クより低い周波数のクロックを必要とするため、システ
ムクロックが分周されて供給される。

第２図を参照して従来のマイクロコンピュータのクロッ
ク供給回路（以下、分周回路と称する）の１例を説明す
る。

共振周波数が数Ｍサイクルの水晶発振子（21）により励
振される源発振回路（22）の発振出力（2a）はシステム
クロックジェネレータ（25）によってシステムの動作に
適合する波形のシステムクロック（2f）に変換されると
共に、プリスケーラ（26）によって所定の分周がなされ
てインターフェース、ADコンバータ等のクロックソース
（2k）となる。また、プリスケーラ（26）の所定の分周
段出力（2j）はタイマ（27）を構成する８ビットあるい
は16ビットのカウンタのカウントソースとしてタイマ
（27）に供給されている。

このように構成されるマイクロコンピュータでは、プリ
スケーラ（26）の出力（2k）あるいはタイマ（27）のオ
ーバフロー信号（2m）より容易に秒信号を得ることがで
きるため、しばしば時計機能が付加される。しかし、後
記する理由により、このマイクロコンピュータは停電等
の事故時のバックアップが困難であって、事故時に時計
機能に支障が生ずるのは避けられない。

すなわち、マイクロコンピュータの消費電力はシステム
クロックの周波数に略比例する傾向があり、スタンバイ
時にも通常の周波数のシステムクロックで動作させるこ
とは消費電力の点から好ましいことではない。そこで、
スタンバイ時にはシステムクロックを通常の数10分の１
とする方法が採用されている。これにより、機器の電源
コードを誤って抜いてしまうような瞬時停電に対しては
コンデンサによる簡便なバックアップが可能になる。

次に、このような目的で提案された分周回路の１例を第
３図を参照して説明する。

源発振回路（32）の出力（3a）の周波数は例えば10Mサ
イクルであり、プリスケーラ（33）はそれを２分の１に
分周する5Mサイクルの周波数の分周出力（3b）および10
0分の１に分周する100Kサイクルの周波数の分周出力（3
c）を出力する。なお、ここで用いる数値は便宜的な数
値である。

そこで、例えば電源が正常であって、システムを通常の
5Mサイクルのシステムクロックで動作させるべきときに
は、図示しないフラグがリセットされ、切り換えセレク
ト信号（3d）がローレベルとなり、切換器（34）は5Mサ
イクルの分周出力（3b）を選択通過させ、その出力を
（3e）とする。この5Mサイクルの出力（3e）を入力する
システムクロックジェネレータ（35）はこれをシステム
の動作に適合する波形のシステムクロック（3f）に変換
してシステムに供給すると共に、プリスケーラ（36）を
介してインターフェース、ADコンバータ等のクロックソ
ース（3K）とする。また、プリスケーラ（36）の所定の
分周段出力（3j）はタイマ（37）を構成する８ビットあ
るいは16ビットのカウンタのカウントソースとして供給
される。

そこで、瞬時停電等によって図示しないフラグがセット
され、切り換えセクト信号がハイレベルになると、切り
換え器（34）は源発振周波数を100分の１に分周する周
波数が100Kサイクルの出力（3c）を選択通過させて、そ
の出力（3e）をシステムクロックジェネレータ（35）に
入力させる。これにより、システムクロックは通常時の
数10分の１となり、マイクロコンピュータで消費される
電力を数10分の１に低減し、バックアップコンデンサに
充分な低負荷とすることができる。

しかし、上記したマイクロコンピュータはスタンバイ時
にプリスケーラ（35）の出力（3k）の周波数が通常時の
数10分の１となってしまい、これを秒信号としてハード
ウェアの時計を構成することはできない。そこで、タイ
マ（37）のオーバフロー信号（3m）が利用されるのであ
るが、この場合には、システムクロックの周波数切り換
えを判別するソフトウェアと、タイマ（37）を構成する
図示しないリロードレジスタに、システムクロックの周
波数切り換え毎にアキュムレータを使用して初期値を書
き込むソフトウェアとが必要となり、ソフトウェアの負
担が大きくなる欠点がある。

（ハ）発明が解決しようとする課題この発明は、上記した点に鑑みてなされたものであっ
て、システムクロックを分周してシステム内の各ブロッ
クのクロックソースを得る集積回路において、システム
クロックの周波数が切り換えられる際にも各ブロックに
供給されるクロックの周波数が変化しない分周回路を提
供することにある。

（ニ）課題を解決するための手段この発明は、システムクロックを分周してシステム内の
各ブロックのクロックソースを得る集積回路において、
システムクロックの周波数を切り換える手段と、この周
波数切り換えに応動してシステムクロックの分周数を変
更し、各ブロックに供給するクロックソースの周波数を
一定に保つ手段とを備える。

（ホ）作用上記構成は、瞬時停電等の事故時のバックアップを比較
的簡便にすると共に、システムクロックを分周して得ら
れるクロックにより動作する時計機能等の他の機能が損
なわれることがないよう作用する。

（ヘ）実施例第１図を参照してこの発明の一実施例を説明する。

今日、最も一般的なマイクロコンピュータは数Ｍ〜10M
サイクルのシステムクロックで動作する。このシステム
クロックを得るために、源発振回路（12）を励振する水
晶発振子（11）の共振周波数には例えば10Mサイクルが
選択され、この発振回路出力（1a）を入力するプリスケ
ーラ（13）は10Mサイクルの源発振周波数を1/2分周する
5Mサイクルの分周出力（1b）と源発振周波数を100分の
１に分周する100Kサイクルの分周出力（1c）を出力す
る。なお、ここで用いる数値は便宜的な数値であって、
実際には、例えば時計回路に好適な3.579545Mサイクル
あるいはそれを２分の１分周する1.7897725Mサイクルの
クロックを最終的に得るために必要な、予め設計された
数値を用いる必要があることを付記する。そこで、例え
ば電源が正常であって、マイクロコンピュータを通常の
5Mサイクルのシステムクロックで動作させるべきときに
は、図示しないフラグがリセットされ、切り換えセレク
ト信号（1d）がローレベルとなり、切り換え器（14）は
5Mサイクルの分周出力（1b）を選択通過させる。そし
て、システムはこの切り換え器出力（1e）を入力するシ
ステムクロックジェネレータ（15）が出力する5Mサイク
ルのシステムクロック（1f）に基づいて通常動作する。
また、切り換えセレクト信号（1d）がローレベルである
と、プリスケーラ（16）を構成する切り換え器（163）
は、同じくプリスケーラ（16）を構成する分周器（16
2）の分周出力（1h）を選択通過させ、その出力（1i）
を同じくプリスケーラ（16）を構成する分周器（164）
に入力する。これにより、5Mサイクルのシステムクロッ
ク（1f）を比較的数多く分周する分周出力（1k）がイン
ターフェース、ADコンバータ等のクロックソースとされ
る。さらに、プリスケーラ（16）を構成する分周器（16
4）の所定の分周段出力（1j）はタイマ（17）を構成す
る８ビットあるいは16ビットのカウンタのカウントソー
スとして供給される。

続いて、瞬時停電等の事故発生によりマイクロコンピュ
ータの消費電力を低下させる必要が生ずると、図示しな
いフラグがプログラムによってセットされ、切り換えセ
レクト信号（1d）がハイレベルとなる。これにより、切
り換え器（14）は100Kサイクルの分周出力（1c）を選択
通過させ、これを入力するシステムクロックジェネレー
タ（15）によって100Kサイクルのシステムクロック（1
f）が生成される。このシステムクロックの低下はマイ
クロコンピュータで消費される電力を低減し、コンデン
サによる簡便なバックアップを可能にする。

また、切り換えセレクト信号（1d）がローレベルになる
と、プリスケーラ（16）を構成する切り換え器（163）
は同じくプリスケーラ（16）を構成する分周記（61）の
分周出力（1g）を選択通過させる。ここで、プリスケー
ラ（16）を構成する分周器（162）の分周数をプリスケ
ーラ（13）の対の分周出力の分周比に等しくすることに
よって、切り換え器（14）が100Kサイクルの分周出力
（1c）を選択通過させるときの切り換え器（163）の出
力（1i）の周波数と、切り換え器（14）が5Mサイクルの
分周出力（1c）を選択通過させるときの切り換え器（16
3）の出力（1i）の周波数とを等しくすることができ
る。

こうして、システムクロックの周波数の変更にかかわら
ず常に一定なプリスケーラ（16）の出力（1k）がインタ
ーフェース、ADコンバータ等のクロックソースとされる
と共に、プリスケーラ（16）を構成る分周器（164）の
所定の分周段出力（1j）がタイマ（17）を構成する８ビ
ットあるいは16ビットのカウンタのカウントソースとし
て供給される。これより、プリスケーラ（16）の出力
（1k）を使用するハードウェアの時計が構成される場合
であっても、瞬時停電等と事故により機能に支障が生ず
ることがない。また、タイマ（17）のオーバフロー信号
（1m）を使用して時計が構成される場合には、タイマ
（17）を構成するリロードレジスタに、システムクロッ
クの状態にかかわらない初期値を書き込めば足りる。

以上、この発明を主にタイマへのクロック供給を例に説
明したが、タイマへのクロック供給以外にも、例えば、
表示素子の駆動あるいはラムのリフレッシュ等にも適用
することが可能である。すなわち、ソフトウェアの要請
等によりシステムクロックを変更する場合であっても、
これらの動作を支障なく行わせるよう変更することが可
能である。

（ト）発明の効果以上述べたようにこの発明によれば、（１）システムクロックの周波数を大幅に低下させるこ
とができるため、簡便なバックアップ手段を採用するこ
とができる。

（２）システムクロックを停止させないため、スタンバ
イ状態からの復帰が容易である。

（３）タイマカウンタの容量と無関係に大幅にシステム
クロックを変更することが可能である。

（４）システムクロックの周波数を変更する際に、リロ
ードレジスタに新たなデータを書き込む必要がないた
め、ソフトウェアの負担が低減される。

という顕著な効果を奏する分周回路を提供することがで
きる。

【図面の簡単な説明】

第１図はこの発明の実施例のブロック図、第２図および
第３図は従来例のブロック図である。（11），（21），（31）……水晶発振子、（12），（2
2），（32）……発振回路、（13），（16），（26），
（33），（36）……プリスケーラ、（14），（163），
（34）……切り換え器、（15），（25），（35）…シス
テムクロックジェネレータ、（17），（27），（37）…
…タイマ、（1d）……切り換えセレクト信号。

Claims

【特許請求の範囲】

【請求項１】周波数の異なった複数のクロックパルスを
発生する手段と、前記複数のクロックパルスを選択出力
する切り換え手段と、該切り換え手段によって選択され
たクロックパルスに基づき内部回路の動作を制御するシ
ステムクロックを発生するシステムクロックジェネレー
タとを備えた集積回路において、前記システムクロック
ジェネレータのシステムクロックを分周し、所要のブロ
ックのクロックソースを得る分周手段と、前記切り換え
手段の切り換えに応動して前記分周手段の分周数を変更
し、クロックソースの周波数を一定に保つ手段とを備え
る分周回路。
【請求項２】スタンバイ命令実行あるいは停電検出に応
動してシステムクロックの周波数の切り換えが行われる
請求項１記載の分周回路。