JPH0224353B2 - - Google Patents
Info
- Publication number
- JPH0224353B2 JPH0224353B2 JP56076037A JP7603781A JPH0224353B2 JP H0224353 B2 JPH0224353 B2 JP H0224353B2 JP 56076037 A JP56076037 A JP 56076037A JP 7603781 A JP7603781 A JP 7603781A JP H0224353 B2 JPH0224353 B2 JP H0224353B2
- Authority
- JP
- Japan
- Prior art keywords
- display
- circuit
- switching
- mode
- automatic return
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04G—ELECTRONIC TIME-PIECES
- G04G9/00—Visual time or date indication means
- G04G9/08—Visual time or date indication means by building-up characters using a combination of indicating elements, e.g. by using multiplexing techniques
- G04G9/087—Visual time or date indication means by building-up characters using a combination of indicating elements, e.g. by using multiplexing techniques provided with means for displaying at will a time indication or a date or a part thereof
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Electric Clocks (AREA)
- Electromechanical Clocks (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【発明の詳細な説明】
本発明は、電子時計、特にアナログ表示部とデ
イジタル表示部とを備えた電子時計において、デ
イジタル表示される時刻及び他の付加機能の内容
のいずれか1つの表示モードを自動復帰モードと
して指定しておき、割込みの表示モード終了後予
め指定された表示モードに自動復帰するようにし
た電子時計に関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention provides an electronic timepiece, particularly an electronic timepiece having an analog display section and a digital display section. This invention relates to an electronic timepiece which is specified as an automatic return mode and automatically returns to the previously specified display mode after the interrupt display mode ends.
従来、デイジタル表示部についての自動復帰機
能はデイジタル表示部に切換回路を設け、少ない
桁数で多くの情報を表示させる場合に用いられて
きた。例えば、第1図A図示の如く、デイジタル
表示部1が4桁の場合時刻の「時分」が表示され
ており、「秒」まで詳しく知りたいとき、上記4
桁では表示できないためスイツチ2によつてデイ
ジタル表示内容を変えて「秒」を表示するように
している。また「月日」について知りたいときも
スイツチ2を用いることにより、「月日」がデイ
ジタル表示部1に表示される。そして、これらの
「秒」、「月日」の表示が所定時間経過すると、時
刻の「時分」を表示する時刻モードに固定的に自
動復帰される。この様子が同図Bに示されてい
る。即ち、スイツチ2をオン・オフさせると表示
が「時分」3、「秒」4、「月日」5と順次切換わ
りデイジタル表示部1に表示される。また、特定
の表示モード、例えば「秒」4の表示において所
定の時間経過すると「時分」3へ自動復帰を行な
う。「月日」5についても同様に、所定の時間経
過すると「時分」3の時刻モードに自動復帰す
る。 Conventionally, the automatic return function of a digital display section has been used when a switching circuit is provided in the digital display section to display a large amount of information with a small number of digits. For example, as shown in FIG. 1A, when the digital display unit 1 has 4 digits, the hours and minutes of the time are displayed, and if you want to know the details down to the seconds, then
Since digits cannot be displayed, a switch 2 is used to change the digital display contents to display "seconds". Also, when the user wants to know about the month and day, the switch 2 is used to display the month and day on the digital display section 1. Then, after a predetermined period of time has elapsed from displaying these seconds and months and days, the display automatically returns to the fixed time mode in which hours and minutes are displayed. This situation is shown in Figure B. That is, when the switch 2 is turned on and off, the display changes sequentially to "hours/minutes" 3, "seconds" 4, and "month/day" 5, which are displayed on the digital display section 1. Further, when a predetermined time elapses in a specific display mode, for example, displaying "seconds" (4), the mode automatically returns to "hours/minutes" (3). Similarly, when a predetermined period of time has elapsed for "Month/Day" 5, the mode automatically returns to the time mode of "Hour/Minute" 3.
第2図Aは時刻を表示するアナログ表示部6
と、時刻を含む種々の付加機能の内容を表示する
デイジタル表示部7と、該デイジタル表示部7の
表示内容を切換える外部操作部材のスイツチ8,
9とを有する電子時計10の正面図である。そし
て、上記デイジタル表示部7には、時刻の「時
分」11のほか「アラーム時刻」12、カレンダ
の「曜・日」13、時刻の時分よりも詳しい時刻
を表わす「秒」14が表示され、同図Bに示され
た順でデイジタル表示部7に表示される。 Figure 2A shows the analog display section 6 that displays the time.
, a digital display section 7 that displays the contents of various additional functions including the time, and a switch 8 that is an external operating member that switches the display contents of the digital display section 7.
FIG. 9 is a front view of an electronic timepiece 10 having 9. The digital display section 7 displays, in addition to the "hours and minutes" 11 of the time, an "alarm time" 12, a calendar "day of the week" 13, and a "second" 14 that represents a more detailed time than the hours and minutes of the time. and are displayed on the digital display section 7 in the order shown in FIG.
ところで、第2図A図示の如くアナログ表示部
6で通常時刻を表示している電子時計10におい
て、デイジタル表示部7に時刻の「時分」11へ
必ず自動復帰されるものが便利とはならず、むし
ろ使用者の使い方に応じて自動復帰モードが選択
された方が便利であり、その実現が望まれる。 By the way, in the electronic watch 10 that normally displays the time on the analog display section 6 as shown in FIG. Rather, it would be more convenient for the user to select an automatic return mode depending on how they use the device, and it is desirable to realize this mode.
本発明は、上記の点に鑑み、デイジタル表示部
が複数に表示モードを有する場合、使用者が最も
使用する表示モード、或いは一時的に表示してお
きたい表示モードを自動復帰モードとして選択で
き、表示モードをわざわざ一周させることなく常
に所望の表示モードに自動的に復帰する電子時計
を提供することを目的としている。そして、その
ため本発明の電子時計は時刻を表示するアナログ
表示部とデイジタル表示部とを備える共に、該デ
イジタル表示部には他の付加機能の内容を表示す
る各表示モードを備え、外部操作部材で表示切換
回路を切換えることによつて表示モードを変え、
表示モードに対応した表示内容を上記デイジタル
表示部に表示する電子時計において、次のように
構成したことを特徴とする。 In view of the above points, the present invention provides that when a digital display section has a plurality of display modes, the user can select the display mode that is most used or the display mode that the user wants to temporarily display as the automatic return mode. To provide an electronic timepiece that always automatically returns to a desired display mode without going through the trouble of changing the display mode. Therefore, the electronic timepiece of the present invention includes an analog display section and a digital display section for displaying the time, and the digital display section is equipped with various display modes for displaying the contents of other additional functions, and the electronic timepiece is equipped with an external operation member. Change the display mode by switching the display switching circuit,
The electronic timepiece that displays display contents corresponding to the display mode on the digital display section is characterized by being configured as follows.
すなわち、前記表示切換用外部操作部材とは別
に自動復帰モード指定用外部操作部材を設け、
前記表示切換用外部操作部材の操作に基づき順
次切換信号を発して前記表示切換回路へ入力し、
それに表示モードを順次切換えさせるシフト回路
と、前記自動復帰モード指定用外部操作部材が操
作されたとき、前記シフト回路で現に指定されて
いる1つの表示モードを自動復帰モードとして記
憶する記憶回路と、その記憶後、前記表示切換用
外部操作部材が操作されてから所定時間経過後に
前記シフト回路をリセツトする自動復帰信号を発
するタイマ回路とを備え、
前シフト回路のリセツトに伴い前記記憶回路に
記憶された表示モードに前記表示切換回路を自動
復帰させることを特徴とする。 That is, an external operating member for specifying automatic return mode is provided separately from the external operating member for display switching, and switching signals are sequentially generated and input to the display switching circuit based on the operation of the external operating member for display switching,
a shift circuit for sequentially switching display modes; and a memory circuit for storing one display mode currently designated by the shift circuit as an automatic return mode when the automatic return mode designating external operation member is operated; and a timer circuit that emits an automatic return signal that resets the shift circuit after a predetermined period of time has elapsed since the display switching external operation member was operated, and the display switching external operation member is stored in the storage circuit as the previous shift circuit is reset. The display switching circuit is characterized in that the display switching circuit automatically returns to the display mode that was selected.
第3図は本発明に係る電子時計の一実施例構
成、第4図は第3図に用いられているスイツチ制
御部の一実施例回路構成を示している。 FIG. 3 shows the configuration of one embodiment of the electronic timepiece according to the present invention, and FIG. 4 shows the circuit configuration of one embodiment of the switch control section used in FIG.
第3図において、符号8,9は、第2図のもの
に対応する。符号15は発振回路、16は分周回
路、17ないし23はカウンタであつてカウンタ
17は「秒」を、カウンタ18は「分」を、カウ
ンタ19は「時」を、カウンタ20は「日」を、
カウンタ21は「曜」をそれぞれカウントし、カ
ウンタ22,23はアラーム時刻を設定しておく
ためのもので、カウンタ22は「分」を、カウン
タ23は「時」をそれぞれ表わす。24はスイツ
チ制御部(当該スイツチ制御部24については第
4図で詳しく説明される)、25は表示切換回路
であつてスイツチ制御部24から出力される信号
に基づいてそれぞれの表示モードに対応した表示
内容に切換えるためのものであり、26はデコー
ダ・ドライバ回路、27は表示素子をそれぞれ表
わしている。 In FIG. 3, numerals 8 and 9 correspond to those in FIG. Reference numeral 15 is an oscillation circuit, 16 is a frequency dividing circuit, and 17 to 23 are counters. Counter 17 indicates "seconds," counter 18 indicates "minutes," counter 19 indicates "hours," and counter 20 indicates "days." of,
The counter 21 counts the "day of the week", and the counters 22 and 23 are used to set an alarm time, with the counter 22 representing "minutes" and the counter 23 representing "hours". 24 is a switch control unit (the switch control unit 24 will be explained in detail in FIG. 4), and 25 is a display switching circuit that corresponds to each display mode based on the signal output from the switch control unit 24. 26 is a decoder/driver circuit, and 27 is a display element.
なお、スイツチ8は表示を切換えるためのスイ
ツチであり、スイツチ9は自動復帰すべき表示モ
ードを指定するための自動復帰モード指定用外部
操作部材となるスイツチである。従がつて、スイ
ツチ8をオン・オフ作動させると、スイツチ制御
部24から表示モードを指定する信号が表示切換
回路25へ出力される。表示切換回路25では表
示モードに対応する上記カウンタの出力を選出
し、「曜日」、「秒」、「時分」、「アラーム時刻」の
順に表示が順次切換えられる。 The switch 8 is a switch for changing the display, and the switch 9 is a switch serving as an external operation member for specifying an automatic return mode for specifying a display mode to be automatically returned. Therefore, when the switch 8 is turned on or off, a signal specifying the display mode is outputted from the switch control section 24 to the display switching circuit 25. The display switching circuit 25 selects the output of the counter corresponding to the display mode, and the display is sequentially switched in the order of "day of the week", "seconds", "hours and minutes", and "alarm time".
第4図はスイツチ制御部の一実施例回路構成で
あつて、図中符号8,9は第2図のものに対応す
る。符号29はチヤタリング防止回路、30は微
分回路であつてスイツチ8がオフとなつた瞬時に
出力信号を発生させる回路、31はタイマ回路で
あつて微分回路30から出力される信号を受け所
定の時間、例えば2秒経過後に出力信号を出すも
の、32はチヤタリング防止回路、33ないし3
5は全体としてシフト回路を構成するシフトレジ
スタであつてスイツチ8の入力に応じて表示を順
次切換えるもの、36ないし39はフリツプ・フ
ロツプ回路であつて現在どの表示が自動復帰すべ
き表示モードに指定されているかを記憶しておく
もの、40はオアゲートであつてタイマ回路31
からの出力(自動復帰信号)、或いは自動復帰す
べき表示モードが指定されたときシフトレジスタ
33ないし35をリセツトし初期状態にしておく
もの、41ないし44はアンドゲートであつて前
記フリツプ・フロツプ回路36ないし39をセツ
トするもので、これらフリツプ・フロツプ回路3
6ないし39とアンドゲート41ないし44と
で、指定された自動復帰すべき表示モードを記憶
するための記憶回路が構成される。45ないし4
8はオアゲートであつて指定された自動復帰すべ
き表示モード以外のフリツプ・フロツプ回路をリ
セツトさせるための信号を通過させるもの、49
はノアゲート、50ないし65はアンドゲートで
あつて指定された自動復帰すべき表示モードに応
じてシフトレジスタ33ないし35の出力(表示
切換信号)を通過させるもの、66ないし69は
オアゲートであつて上記アンドゲート50ないし
65の出力を通過させるもの、70ないし73は
出力端子であつて第3図図示の表示切換回路25
内で各カウンタ17ないし23の出力を選択させ
る信号が出力され、端子70には「曜日」を選択
する信号が出力され、端子71には「秒」を選択
する信号が出力され、端子72には「時分」を選
択する信号が出力され、端子73には「アラーム
時刻」を表示する信号が出力される端子をそれぞ
れ表わしている。 FIG. 4 shows the circuit configuration of one embodiment of the switch control section, and reference numerals 8 and 9 in the figure correspond to those in FIG. 29 is a chattering prevention circuit; 30 is a differentiating circuit that generates an output signal the moment the switch 8 is turned off; 31 is a timer circuit that receives the signal output from the differentiating circuit 30 for a predetermined period of time. , for example, one that outputs an output signal after two seconds have elapsed, 32 is a chattering prevention circuit, 33 or 3
Reference numeral 5 denotes a shift register which constitutes a shift circuit as a whole, and which sequentially changes the display according to the input of switch 8. Reference numerals 36 to 39 are flip-flop circuits which specify which display is currently set as the display mode to be automatically returned to. 40 is an OR gate and a timer circuit 31
(automatic return signal) or when a display mode to be automatically returned to is specified, the shift registers 33 to 35 are reset to the initial state, and 41 to 44 are AND gates which are connected to the flip-flop circuits. 36 to 39, these flip-flop circuits 3
6 to 39 and AND gates 41 to 44 constitute a storage circuit for storing a designated display mode to be automatically returned to. 45 to 4
8 is an OR gate that passes a signal for resetting flip-flop circuits other than the specified display mode to be automatically returned; 49;
are NOR gates, 50 to 65 are AND gates that pass the outputs (display switching signals) of shift registers 33 to 35 according to the specified display mode to be automatically returned to, and 66 to 69 are OR gates, which are as described above. The outputs of the AND gates 50 to 65 are passed through, and 70 to 73 are output terminals of the display switching circuit 25 shown in FIG.
A signal for selecting the output of each counter 17 to 23 is output in the terminal 70, a signal to select the "day of the week" is output to the terminal 71, a signal to select "second" is output to the terminal 72, and a signal to select the "second" is output to the terminal 72. terminal 73 represents a terminal to which a signal for selecting "hour/minute" is output, and a terminal 73 to which a signal for displaying "alarm time" is output.
次に同図の動作いついて説明する。 Next, the operation of the figure will be explained.
今、自動復帰すべき表示モードが「曜日」に設
定されており、現在その自動復帰すべき表示モー
ドの「曜日」を表示しているものとする。この場
合、フリツプ・フロツプ回路36の出力QはHレ
ベルとなつており、アンドゲート50,55,6
0,65を開かせている。そして、前の自動復帰
すべき表示モードになつたとき、オアゲート40
を介してレジスタ33ないし35の内容を零にリ
セツトしているから、ノアゲート49はHレベル
の出力を出している。従がつて、アンドゲート5
0、オアゲート66を介して出力端子70にHレ
ベルの出力が発生しており、上記自動復帰モード
の「曜日」が表示されているのである。 It is now assumed that the display mode to be automatically returned to is set to "day of the week", and that the display mode to be automatically returned to, "day of the week", is currently being displayed. In this case, the output Q of the flip-flop circuit 36 is at H level, and the AND gates 50, 55, 6
0.65 is opened. Then, when the display mode returns to the previous one, the ORGATE 40
Since the contents of the registers 33 to 35 are reset to zero via the NOR gate 49, the NOR gate 49 outputs an H level output. Accordingly, and gate 5
0, an H level output is generated at the output terminal 70 via the OR gate 66, and the "day of the week" in the automatic return mode is displayed.
ここでスイツチ8を1回オン・オフさせ割込み
の表示モードについて説明すると、スイツチ8の
オン・オフによつてチヤタリング防止回路29を
介してシフトレジスタ33の入力CKにパルス信
号が入力される。当該シフトレジスタ33の入力
Dには既にノアゲート49のHレベルが入力され
ているからその出力QはHレベルとなる。即ち、
シフトレジスタ群は1つシフトされたことにな
り、ノアゲート49の出力はLレベルとなる。従
がつて、アンドゲート50の出力はLレベルとな
なり、また、シフトレジスタ33の入力DにはL
レベルが入力される。そして、シフトレジスタ3
3の出力QのHレベルの信号は既にゲートを開い
ているアンドゲート55を通り、オアゲート67
を介して出力端子71にHレベルの信号を出力さ
せる。これによつて割込みの表示モードである
「秒」が表示されることになる。さらに、所定の
時間内にスイツチ8を1回オン・オフさせること
によりシフトレジスタ群を1つシフトさせ、シフ
トレジスタ34の出力QはHレベルとなる。従が
つて、上記説明の如くアンドゲート60、オアゲ
ート68を介して出力端子72がHレベルとな
り、割込みの表示モードである「時分」が表示さ
れる。同様に、続いてスイツチ8をオン・オフさ
せるとアンドゲート65の出力がHレベルとな
り、出力端子73がHレベルとなることにより割
込みの表示モードである「アラーム時刻」が表示
される。 Here, an explanation will be given of the interrupt display mode in which the switch 8 is turned on and off once. When the switch 8 is turned on and off, a pulse signal is inputted to the input CK of the shift register 33 via the chattering prevention circuit 29. Since the H level of the NOR gate 49 has already been input to the input D of the shift register 33, its output Q becomes the H level. That is,
This means that the shift register group has been shifted by one, and the output of the NOR gate 49 becomes L level. Therefore, the output of the AND gate 50 becomes L level, and the input D of the shift register 33 becomes L level.
The level is entered. And shift register 3
The H level signal of the output Q of No. 3 passes through the AND gate 55 whose gate is already open, and passes through the OR gate 67.
An H level signal is output to the output terminal 71 via the output terminal 71. As a result, "seconds", which is the interrupt display mode, will be displayed. Further, by turning the switch 8 on and off once within a predetermined time, the shift register group is shifted by one, and the output Q of the shift register 34 becomes H level. Therefore, as explained above, the output terminal 72 becomes H level through the AND gate 60 and the OR gate 68, and the "hour/minute" which is the interrupt display mode is displayed. Similarly, when the switch 8 is subsequently turned on and off, the output of the AND gate 65 becomes H level, and the output terminal 73 becomes H level, so that the interrupt display mode "alarm time" is displayed.
このようにスイツチ8を所定時間内にオン・オ
フさせる毎にシフトレジスタ群から順次表示切換
信号が発せられ「曜日」、「秒」、「時分」、「アラー
ム時刻」の順に切換えられ、それぞれの割込みの
表示モードに対応した表示内容が表示される。 In this way, each time the switch 8 is turned on and off within a predetermined period of time, a display switching signal is sequentially issued from the shift register group, and the display is switched in the order of "day of the week", "seconds", "hours and minutes", and "alarm time", respectively. The display contents corresponding to the interrupt display mode are displayed.
次に、例えば「秒」の割込みの表示モードで所
定時間内にスイツチ8をオン・オフさせず放置し
ておいた場合、自動復帰モードの「曜日」が表示
される動作について説明する。 Next, a description will be given of an operation in which, for example, when the switch 8 is not turned on or off within a predetermined time in the "second" interrupt display mode, the "day of the week" is displayed in the automatic return mode.
スイツチ8をオン・オフさせたとき、チヤタリ
ング防止回路29に発生するパルス信号は微分回
路30に入力され、タイマ回路31を作動させ
る。当該タイマ回路31は、スイツチ8がオンか
らオフになる瞬間から作動を開始し、所定時間、
例えば約2秒(この時間は任意に変更することが
できる)経過すると自動復帰信号を出力し、オア
ゲート40を介してシフトレジスタ33ないし3
5の内容をリセツトし初期の状態に戻らせる。即
ち、シフトレジスタ33ないし35の出力Qはそ
れぞれLレベルとなる。これによりノアゲート4
9はHレベルとなり、当該Hレベルの信号はシフ
トレジスタ35の入力Dに入力すると共に、上記
説明の如くアンドゲート50、オアゲート66を
介して出力端子70にHレベルを出力させる。従
がつて、表示は「秒」から予め指定された自動復
帰モードの「曜日」に自動復帰する。この自動復
帰については、表示がどの表示にあつても、シフ
トレジスタ23ないし25がリセツトされ初期状
態即ち自動復帰モードの「曜日」に戻されるの
で、自動復帰すべき表示モードが「曜日」に指定
されている限り上記の動作が繰返される。 When the switch 8 is turned on or off, a pulse signal generated in the anti-chattering circuit 29 is input to the differentiating circuit 30, which activates the timer circuit 31. The timer circuit 31 starts operating from the moment the switch 8 is turned from on to off, and operates for a predetermined period of time.
For example, when approximately 2 seconds have elapsed (this time can be changed arbitrarily), an automatic return signal is output, and the signal is sent to the shift register 33 or 3 via the OR gate 40.
The contents of 5 are reset to return to the initial state. That is, the outputs Q of the shift registers 33 to 35 are each at L level. As a result, Noah Gate 4
9 becomes H level, and the H level signal is input to the input D of the shift register 35, and the H level signal is outputted to the output terminal 70 via the AND gate 50 and the OR gate 66 as described above. Accordingly, the display automatically returns from "seconds" to the pre-specified automatic return mode "day of the week." Regarding this automatic return, no matter which display the display is in, the shift registers 23 to 25 are reset and returned to the initial state, that is, the automatic return mode "day of the week", so the display mode to be automatically returned to is specified as "day of the week". The above operation is repeated as long as the
次に、自動復帰モードを任意に指定する動作に
ついて説明する。 Next, the operation of arbitrarily specifying the automatic return mode will be described.
例えば、上記説明の自動復帰すべき表示モード
を「曜日」から「秒」に指定換えを行なうものと
する。第4図のスイツチ制御部24に示される一
実施例では、スイツチ8により自動復帰モードに
指定したい表示に切換えておき、スイツチ9を作
動させることによつて自動復帰モードの切換が行
なわれる。現在、例えば「秒」表示となつている
ものとすると、上記説明の如く出力端子71はH
レベルとなつている。この状態にあるとき、スイ
ツチ9を作動させるとチヤタリング防止回路32
から発生したHレベルの信号がアンドゲート41
ないし44に入力する。アンドゲート42は上記
出力端子71がHレベルとなつているからゲート
を開いており、上記チヤタリング防止回路32か
ら出力されたHレベルの信号はアンドゲート42
を通りフリツプ・フロツプ回路37をセツトさせ
る。またアンドゲート42を通つた上記Hレベル
の信号はオアゲート40を介してシフトレジスタ
33ないし35の内容を零にリセツトする。セツ
トされた上記フリツプ・フロツプ回路37は、ア
ンドゲート53,54,59,64のゲートをそ
れぞれ開かせ、また同時にオアゲート45,4
7,48を介して他のフリツプ・フロツプ回路3
6,38,39に対しリセツトを掛けさせる。ノ
アゲート49はシフトレジスタ33ないし35の
リセツトでHレベルになつているから、このHレ
ベルの信号がアンドゲート50,54,58,6
4に送られる。これにより出力端子71にHレベ
ルの出力を発生させるのは、アンドゲート55か
らアンドゲート54に切換わる。 For example, assume that the display mode to be automatically returned to in the above description is changed from "day of the week" to "seconds." In one embodiment shown in the switch control section 24 of FIG. 4, the switch 8 is used to change the display to the one desired to designate the automatic return mode, and the switch 9 is operated to switch the automatic return mode. For example, if the current display is "seconds", the output terminal 71 is set to H as explained above.
It has become a level. In this state, when the switch 9 is activated, the chattering prevention circuit 32
The H level signal generated from the AND gate 41
to 44. The AND gate 42 is open because the output terminal 71 is at H level, and the H level signal output from the chattering prevention circuit 32 is transmitted to the AND gate 42.
through which the flip-flop circuit 37 is set. Further, the H level signal passing through the AND gate 42 resets the contents of the shift registers 33 to 35 to zero via the OR gate 40. The set flip-flop circuit 37 opens the AND gates 53, 54, 59, and 64, and simultaneously opens the OR gates 45 and 4.
7, 48 to another flip-flop circuit 3
6, 38, and 39 are reset. Since the NOR gate 49 is set to H level by resetting the shift registers 33 to 35, this H level signal is applied to the AND gates 50, 54, 58, 6.
Sent to 4. As a result, the AND gate 55 is switched from the AND gate 54 to generate an H level output at the output terminal 71.
このように、「秒」を表示させるフリツプ・フ
ロツプ回路37がセツトされると、他の表示モー
ドで所定時間が経過した場合タイマ回路31から
の出力(自動復帰信号)でシフトレジスタ33な
いし35の内容がリセツトされるので、上記アン
ドゲート54がHレベルの信号を出力端子72に
送出し、「秒」を表示する自動復帰モードに常に
自動復帰される。 In this way, when the flip-flop circuit 37 for displaying "seconds" is set, when a predetermined time elapses in other display modes, the output from the timer circuit 31 (automatic return signal) is used to control the shift registers 33 to 35. Since the contents are reset, the AND gate 54 sends an H level signal to the output terminal 72, and the mode is always automatically returned to the automatic return mode in which "seconds" are displayed.
上記の説明で判る如く、スイツチ9によりフリ
ツプ・フロツプ回路38をセツトさせたときは
「時分」を表示する自動復帰モードとなり、フリ
ツプ・フロツプ回路39をセツトさせたときは
「アラーム時刻」を表示する自動復帰モードとな
る。 As can be seen from the above explanation, when the flip-flop circuit 38 is set by the switch 9, the automatic return mode is set to display "hours and minutes", and when the flip-flop circuit 39 is set, the "alarm time" is displayed. Automatic return mode is activated.
そして、所定時間内にスイツチ8を作動させれ
ば、「曜日」、「秒」、「時分」、「アラーム時刻」の
順に表示を切換えることができ、所定時間内にス
イツチ8を作動させることなく放置したときは、
指定された自動復帰すべき表示モードに自動復帰
され、その表示モードに対応した表示内容が表示
される。 If the switch 8 is activated within a predetermined time, the display can be changed in the order of "day of the week,""seconds,""hours/minutes," and "alarm time." If you leave it without
The specified display mode to be automatically returned to is automatically returned to, and the display contents corresponding to the display mode are displayed.
以上説明した如く、本発明によれば、使用者が
所望する表示モードをデイジタル表示部に割込み
の表示がなされても、各表示モードを1周させる
ことなく自動的に復帰することができ、その自動
復帰すべき表示モードを任意に選定することがで
きる利点がある。 As explained above, according to the present invention, even if an interrupt display is displayed on the digital display section to select the display mode desired by the user, it is possible to automatically return to the display mode desired by the user without going through each display mode once. There is an advantage that the display mode to be automatically returned to can be arbitrarily selected.
第1図A,Bはデイジタル式の電子時計を説明
する説明図、第2図A,Bはデイジタル・アナロ
グ式の電子時計を説明する説明図、第3図は本発
明に係る電子時計の一実施例構成、第4図は第3
図に用いられているスイツチ制御部の一実施例回
路構成。
6……アナログ表示部、7……デイジタル表示
部、8,9……スイツチ、10……電子時計、2
4……スイツチ制御部、25……表示切換回路、
29,32……チヤタリング防止回路、30……
微分回路、31……タイマ回路、33ないし35
……レジスタ、36ないし39……フリツプ・フ
ロツプ回路。
Figures 1A and B are explanatory diagrams for explaining a digital electronic timepiece, Figures 2A and B are explanatory diagrams for explaining a digital/analog type electronic timepiece, and Figure 3 is an illustration for explaining an electronic timepiece according to the present invention. Example configuration, FIG. 4 is the third
An example circuit configuration of the switch control section used in the figure. 6...Analog display section, 7...Digital display section, 8, 9...Switch, 10...Electronic clock, 2
4...Switch control unit, 25...Display switching circuit,
29, 32...Chattering prevention circuit, 30...
Differential circuit, 31...Timer circuit, 33 to 35
...Register, 36 to 39...Flip-flop circuit.
Claims (1)
表示部とを備えると共に、該デイジタル表示部に
は他の付加機能の内容を表示する各表示モードを
備え、外部操作部材で表示切換回路を切換えるこ
とによつて表示モードを変え、表示モードに対応
した表示内容を上記デイジタル表示部に表示する
電子時計において、 前記表示切換用外部操作部材とは別に自動復帰
モード指定用外部操作部材を設け、 前記表示切換用外部操作部材の操作に基づき順
次切換信号を発して前記表示切換回路へ入力し、
それに表示モードを順次切換えさせるシフト回路
と、前記自動復帰モード指定用外部操作部材が操
作されたとき、前記シフト回路で現に指定されて
いる1つの表示モードを自動復帰モードとして記
憶する記憶回路と、その記憶後、前記表示切換用
外部操作部材が操作されてから所定時間経過後に
前記シフト回路をリセツトする自動復帰信号を発
するタイマ回路とを備え、 前シフト回路のリセツトに伴い前記記憶回路に
記憶された表示モードに前記表示切換回路を自動
復帰させることを特徴とする、電子時計。[Claims] 1. An analog display section that displays the time and a digital display section are provided, and the digital display section is provided with various display modes that display the contents of other additional functions, and the display can be switched using an external operating member. In an electronic watch that changes the display mode by switching the circuit and displays display contents corresponding to the display mode on the digital display section, an external operation member for specifying an automatic return mode is provided separately from the external operation member for switching the display. and sequentially outputting switching signals to the display switching circuit based on the operation of the display switching external operation member,
a shift circuit for sequentially switching display modes; and a memory circuit for storing one display mode currently designated by the shift circuit as an automatic return mode when the automatic return mode designating external operation member is operated; and a timer circuit that emits an automatic return signal that resets the shift circuit after a predetermined period of time has elapsed since the display switching external operation member was operated, and the display switching external operation member is stored in the storage circuit as the previous shift circuit is reset. An electronic timepiece characterized in that the display switching circuit automatically returns to a display mode that has been changed.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7603781A JPS57190292A (en) | 1981-05-20 | 1981-05-20 | Electronic time piece |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7603781A JPS57190292A (en) | 1981-05-20 | 1981-05-20 | Electronic time piece |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57190292A JPS57190292A (en) | 1982-11-22 |
| JPH0224353B2 true JPH0224353B2 (en) | 1990-05-29 |
Family
ID=13593607
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7603781A Granted JPS57190292A (en) | 1981-05-20 | 1981-05-20 | Electronic time piece |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57190292A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60148985U (en) * | 1984-03-15 | 1985-10-03 | カシオ計算機株式会社 | electronic clock |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5175567A (en) * | 1974-12-26 | 1976-06-30 | Suwa Seikosha Kk | |
| JPS53127774A (en) * | 1978-04-21 | 1978-11-08 | Citizen Watch Co Ltd | Fully electronic watch |
| JPS55106388A (en) * | 1979-02-09 | 1980-08-15 | Seiko Epson Corp | Electronic watch |
-
1981
- 1981-05-20 JP JP7603781A patent/JPS57190292A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57190292A (en) | 1982-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5007033A (en) | World timepiece | |
| US4152887A (en) | Digital electronic alarm timepiece | |
| US4178750A (en) | Control circuit for electronic timepiece | |
| JPH0224353B2 (en) | ||
| JPS6153672B2 (en) | ||
| US4110966A (en) | Electronic timepiece with stop watch | |
| JPS5824758B2 (en) | Denshikōgaku Hiyōjidokei | |
| US4110969A (en) | Digital electronic alarm timepiece | |
| JPS5912154B2 (en) | digital display electronic clock | |
| JPS641680Y2 (en) | ||
| JPS6030914B2 (en) | electronic clock | |
| JPS5815797B2 (en) | calendar display device | |
| JP2524178B2 (en) | World clock | |
| JPS6215832B2 (en) | ||
| JPS628160B2 (en) | ||
| JPS6117425Y2 (en) | ||
| JPS6257957B2 (en) | ||
| JPS6045388B2 (en) | Electronic equipment with notification function | |
| JPS625675Y2 (en) | ||
| JPS6110227Y2 (en) | ||
| JPS582392B2 (en) | Tokeisouchi | |
| CA1079986A (en) | Digital alarm and subsidiary time electronic timepiece | |
| JPS6120174B2 (en) | ||
| JPS6335949B2 (en) | ||
| JPS6244387Y2 (en) |