JPH02243967A - トラック・ホールド回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、トラックホールド回路に係り、特に、電圧測
定、例えばデジタルボルトメータ内のアナログ／デジタ
ル変換のような電圧の瞬時値を素早く正確に決定する方
法に関する０本発明は、測定する電圧が時間の関数とし
て変化する（すなわち、電圧が交流電圧であるか、ある
いは交流電圧成分を含んでいる）場合に特に有用である
。

〔従来技術およびその問題点〕

この種の手段には、（ａ）サンプル後ホールドする回路
、および（ｂ）トラック後ホールドする回路の二種類が
ある。

サンプル／ホールド回路は、電圧貯蔵素子（たとえば小
容量のコンデンサ）を興味の対象である電圧に周期的に
接続する。コンデンサは、充電されるとすぐにサンプル
していた電圧から切り離され、その電荷は別の回路、た
とえば入力インピーダンスの十分に高いバッファ増幅器
に接続される。

バッファ増幅器の出力は、次にサンプルするか、あるい
はコンデンサの電荷が漏れるかするまでホールドコンデ
ンサの電荷に対応する一定の電圧を保持する トラック／ホールド回路は電圧貯蔵素子（たとえば容量
の小さいホールドコンデンサ）を含み、その電荷が絶え
間無く変化して興味の対象とする電圧の値を反映する。

たとえば入力バッファ増幅器の入力は興味の対象である
電圧であり、出力負荷はホールドコンデンサである。ホ
ールドコンデンサは対象とする電圧に接続されるか、あ
るいはバッファされた電圧にスイッチを通して接続され
る。ホールドコンデンサの電荷が印加された入力電圧に
追随するときは該スイッチは閉じ、瞬時値を保持すると
きは切れる。ホールドコンデンサの両端の電圧は出力バ
ッファ増幅器に印加され、そこからの出力を利用する。

本発明はトラック／ホールド回路に適用し、特にマルチ
スロープ積分タイプのデジタル電圧計に有用である０本
発明は高速サンプリングを高精度で提供する。

第１図に従来技術の基本的なトラック／ホールド回路１
の概略図を示す、入力電圧ＶＩＮ２が追随（トラック）
され、保持（ホールド）される、入力電圧■、は入力バ
ッファ増幅器３に印加され、その出力はスイッチ５．４
を通してホールドコンデンサＣＭＯＬゎ５に接続される
。入力バッファ３の目的は、Ｃ，ＯＬ、の負荷効果によ
りＶＩＮを低下させることなく、Ｃ工。、。が絶えず■
、の瞬時値に充電されるように維持することである。こ
のために入力バッファ３は（Ｖ’Ｈの負荷とならぬよう
に）入力インピーダンスは十分高＜（ＣＨｏＬ、を駆動
できるように）出力インピーダンスは十分低く、（保持
された電圧がホールド時の■、の瞬時値と本当に同じに
なるように）周波数レスポンスと利得精度が十分でなけ
ればならない。こうしてＣＨｏＬＤ５の両端の電圧はス
イッチ３．４が閉じている間入力値■１工２に追随する
ようになる。

入力端子Ｖ＋Ｎ２の瞬時値が保持されるべき値になった
ときＳ、４は開く（十分速く開くものとする）　、　Ｃ
１１ｏｔ＊５はＶＩＮに追随していたのでＣＨＯＬＤ５
はスイッチＳ＋４が開いた時のＶＩＨの最終値を表し続
ける。該最終値は出力バッファ６に印加され、その出力
から出力電圧Ｖ。ａｔ　７が得られる。

出力バッファ６に必要な周波数レスポンスはＶＩＮの最
大印加周波数には関係なく、Ｓｌを開くことにより追随
が中断される速度に関係している。出力バッファ６が良
好な入力インピーダンスを維持しＣＨｏＬｌ、の電荷を
乱さない限りは■。ｕＴはＳｌが開いた瞬間の■、に等
しくなる（あるいはスケールファクター倍に等しい）。

前述の第１図の説明は理想化したものであり、Ｓ、が完
全なスイッチであると仮定している。あとでわかるよう
にそれは必ずしも必要なことではない。

第２図は第１図の回路を詳細に表したもので、同様な素
子は参照番号を同一にしている。第１図と第２図の主な
差はスイッチＳ１がρチャンネルＭＯ３ＦＥＴ　　Ｑ、
８で実現されることである。

ゲート駆動電圧１１はＱ、のオン、オフを制御する。ゲ
ート駆動電圧が一１５ボルトの時、Ｑ、はオンであり、
ゲート駆動電圧が＋１５ボルトの時Ｑ、はオフである。

ゲート駆動電圧は他の値をとらず、ゲート駆動電圧１１
のオンからオフへの遷移は実用的に十分早い。

Ｑ、は完全なスイッチではない。このため、オンからオ
フ、あるいはオフからオンへの切り換えに有限の時間が
必要となるが、この制限は本特許の出願の主な主張では
ない、それよりもＱｌの電気容量に起因する悪影響にど
う対処するかということが関心事である。それはドレイ
ン・ゲート間静電容量、Ｃ□９、およびドレイン・ソー
ス間静電容量、Ｃｎ５ｌＯである。ストレイあるいは不
要インピーダンスの通例として、これらの電気容量を第
２図に点線で示す。

素子間静電容量ＣＤＧ９は第２図の回路の動作に誤差を
生じさせる。ゲート駆動電圧１１が一１５ボルトから＋
１５ボルトに変化してＱｌがスイッチオフすると３０ボ
ルトの信号がＣ，。Ｌ１２に送られる。これはＳｌおよ
び入力バッファ３がＣＨｏＬ。

に印加していた電荷を妨害する。この状態は第２図の波
形部分「ＡＪから「Ｄ」に示す。「Ａ」は、（直流電圧
でもよいが）時間変化（タイムバリアント）ＶＩＨのあ
る時間の波形を示すものであり、入力バッファ３の出力
、および（もしＳｌが閉じている場合）Ｃ工。Ｌ５の両
端の電圧を表している。

ｒＢ、は、ゲート駆動電圧１１を表し、Ｑｌをオンから
オフに切り変える場合が示されている。

「Ｃ」は、ＣＨｏＬ、の両端に生ずる理想的な波形を表
す。注意すべき点は、Ｑｌがオフする時までこの電圧は
「Ａ」の電圧に一致し、その後「Ｃ」は全く変化しない
ことである。「Ｄ」はＣＭＯＬｌｌに生ずる実際の波形
を示している。Ｑ、がオフするときＣ１ＩｏＬ、の電圧
は正のステップ１２となることがわかる。ステップ１２
は、ゲート駆動信号１・ｌがＣｏＧ９を通して結合する
ことによって引き起こされる外乱（ｄｉｓｔｕｒｂａｎ
ｃｅ　　’ペデスタル誤差Ｊとも呼ばれる）である、ス
テップ１２の大きさは明確にするため誇張しである。

もしゲート駆動電圧１１の遷移が常に同じ振幅であれば
ＣＨＯＬＤの電荷への外乱は常に一定量、すなわち、３
０　（Ｃ＊ａ／　ＣＭＯＬＩ）であり、したがって一定
のオフセットとして補償できる。残念なことに、ＣＯＣ
は理想的でない半導体静電容量であるので、Ｃ、ＯＬ、
の電荷への外乱は（他の項の中で）■、および比Ｃ□／
ＣＭ（ＩＬＩ＋の関数でもあることがわかる。Ｃ□は半
導体静電容量であり、その値は部分的に両端の電圧に依
存するので正確に補償できない、この状況により第２図
の回路の最終的な精度が制限される。

素子間静電容ＩＥ　Ｃａｓ　１０はフィールドスルー誤
差の原因となる。Ｑｌがオフであっても入力バッファ３
の出力とＣｌｌ０ＬＤの間にまだ結合があるからである
。この誤差がいったんＣ０゜Ｌ、に入ってしまうと補償
することはほとんど不可能なので、単純に誤差を最小に
しておくか、最初に除いておかねばならない。

多少異なるトラック／ホールド回路を簡単に説明するこ
とで従来技術の解決法に関するこの説明を終える。ここ
で第３図を参照すると、入力端子Ｖ、、１３が、抵抗器
Ｒ，１４およびスイッチＱ。

１５を通って演算増幅器１７のマイナス（反転）入力に
印加されている。該演算増幅器の出力は、Ｖｏｕｔ２２
である。増幅器１７のプラス（非反転）入力は接地され
、ホールドコンデンサＣ−０Ｌ０１８は増幅器１７の出
力およびマイナス入力の間に接続される。抵抗器Ｒ，１
９は増幅器１７の出力およびＲ１１４とＱｌ　１５の接
続点の間に接続される。第２図に示したように、Ｑｌは
ｐチャンネルのＭＯＳ　　ＦＥＴであり、その導電状態
はゲート駆動電圧１６によって制御される。第２図のＱ
１８に付随していたのと同じ浮遊容量Ｃ，＄２０および
Ｃ□２１が第３図のＱ、１５に付随している。

第３図の回路２３の動作は次のようになる。入力電圧Ｖ
ｌ）１は、抵抗器Ｒ，１４を通ってスイッチＱ１１５に
印加される。ゲート駆動電圧１６が、−１５ボルトの時
ｐチャンネルＭＯ３ＦＥＴＱ、はオンであり、入力端子
Ｖ＋ｓ１３を増幅器１７の入力に到達させる。増幅器１
７は印加された信号を反転し、次に抵抗Ｒ１’１９を通
して帰還する。印加された電圧■、および帰還電圧■。

ｕｒの合計は（増幅器１７の利得によって決まるカリは
とんどゼロとなり、Ｑ＋４５のソースば仮想接地となる
。ゲート駆動電圧１６が＋１５ボルトに変化するとＱ、
はオフとなり、■。。アはスタティック状態となる。

第３図の回路２３は確かな長所を持っている。

Ｑ、は回路の仮想接地点で動作するので、ゲート駆動信
号がＣＩＩＧを通してＣＨｏＬ、／増幅器１７の組合せ
に結合することによって引き起こされるペデスタル誤差
の値が固定され、■、には依存しなくなる、したがって
第３図の回路のペデスタル誤差は容易に補償される。さ
らに、Ｑ、がオフになってはじめてＱｌの電圧が変化す
るので、Ｑ、の静電容量に付随した誘電吸収は全く現れ
なくなる。

しかしながら第３図の回路２゛３にもい（つかの欠点が
ある。ひとたびＱ、がオフになると、ＣＤ３２０を通し
ての結合によるフィードスルー誤差が生ずる可能性があ
る。また回路２３は増幅器１７が■、の全周波数レンジ
にわたって良好な入力インピーダンス、高い利得、およ
び良好な周波数レスポンスを持つことを必要とするとい
う欠点がある。

〔解決しようとする問題点および解決手段〕本発明は、
上記した従来技術を除くためになされたものであり、第
１図および第２図に示したように、印加されたＶＩＮを
スイッチを閉じてトラック／ホールドコンデンサＣＨＯ
ＬＤに加え、利得１の増幅器がスイッチが開いた時のＣ
１１ｏＬＤの両端の電圧を（反転することなく）写しと
る回路および方法を含む、しかしながら、該スイッチは
特別なシーケンスでオン・オフする３個のスイッチ（Ｆ
ＥＴ）からなる複合スイッチの一部であるｅ　ＣＮ０Ｌ
Ｉの直前のＦＥＴのゲート駆動電圧ばＶａＵアに一定の
オフセットをかけた電圧にクランプされる。この配置は
ペデスタル誤差（ＣＭＯＬゆの直前のＦＥＴのドレイン
・ゲート静電界１ｃｍ）の第１発生源を一定にし、ＶＩ
Ｎの値と無関係にする。したがって該ペデスタル誤差は
容易に校正でき、ＣＤＧの非線形性による悪影響は受け
ない。

第３図に示したように■。。アはトランクからホールド
に切り変える時にスイッチに帰還される。

しかしながら本回路では帰還されるのは非反転のＶ　０
１ｌＴであり、複合スイッチを形成している３個のＦＥ
Ｔの一つを通して帰還される。■。ｕ７は残りの２個の
ＦＥＴの接続点に帰還される。２個のＦＥＴは印加され
た■１Ｎに対して直列になっている。これら２個のＦＥ
Ｔのうちの極値のひとっでＶＩＮが回路全体への入力と
して印加され、もう−方の極値で印加された■、がＣＮ
０ＬＩＩに達する。この配置により■、がＣＮ０ＬＩへ
達する直列路にある２個のＦＥＴの中点はホールドの間
低インピーダンスのＡＣグラウンド（すなわち■。ＩＩ
Ｔ　）に接続される。これはＣ＋＋ｏｔｓの電荷を妨害
する前にフィードスルー電流をグラウンドに逃す。

回路の他の特徴は、複合スイッチを構成する３個のＦＥ
Ｔが制御ｎされたシーケンスで切り換わる間にペデスタ
ル誤差の第２の発生源が正確に、かつ自動的に補償され
ることである。トラック期間中に２個の直列のＦＥＴと
帰還ＦＥＴの接続点は■、になる。制御されたシーケン
スで切り変わる間に該点は初期の容量結合性の電圧外乱
を経験し、直列のＦＥＴがターンオフする過程の途中で
別のある電圧になる。該初期の外乱は印加されたＶＩＮ
に最も近いＦＥＴのＣＩＧから起こり、該印加された■
８，４はＣＩＩｏＬ、に最も近いＦＥＴのＣ０を通して
Ｃ）、。Ｌ９に結合する時に第２のペデスタル誤差とな
る。しかしながら該結合によって引き起こされる全ての
悪影響は２個の直列ＦＥＴがオフになった後に帰還ＦＥ
Ｔがターンオンされるとすぐに逆転される０以上のこと
は直列接続点をＶＩＮに戻すことにより初期容量性結合
の電圧外乱を相殺するので、ＣＨｏＬＤに最も近いＦＥ
ＴのＣ□を通りＣイ。。

の電荷を乱す全ての不要な増加電荷はすぐに放電される
。

したがって本発明の方法は３個のスイッチをシーケンシ
ャルに切り換えるための複合スイッチング手段を含む。

すなわち、Ｖｌｌｌから０８゜、。への路に直列になっ
た２個のスイッチおよび２個の直列スイッチの接続点と
Ｃｌｌ０ＬＩ上で輔らえたＶＩＭを写し取る利得１のバ
ッファ増幅器が発生する■。ＩＩＴとの間にあるもう一
個のスイッチである。本発明の方法の一つの特徴はＣＮ
σ１．に最も近い直列スイッチに対する制御信号の電圧
極値をクランプし、該制御信号からＣＭ。ＬＤへ容量的
に結合した外乱を一定の量にすることである。これはオ
フにする制御信号をＶ　ｏｕｙに一定のオフセットをか
けた電圧レベルにクランプすることによってなされる０
本発明の方法の他の特徴は第２の容量性外乱を取り除く
ことである。この外乱は２個の直列スイッチ間の直列接
続点に摂動（ｐｅｒｔｕｒｂａｔｉｏｎ）を伴って発生
ずる。摂動の発生は許されるが直列接続点および■。ｕ
７間のスイッチをターンオンすることによって取り消さ
れる。Ｃ＃ｌｏＬ、への第２の容量性外乱はこうして最
初に発生した場所と回路を通って非常に正確に取り消さ
れる０本発明の方法の第３の特徴は、２個の直列スイッ
チの直列接続点を■。。

によって与えられる良好な交流グラウンドへ接続するこ
とによって２個の直列スイッチのフィードスルー誤差を
抑制することである。

トラッキングモード中は２個の直列スイッチはオンであ
り、第３のスイッチはオフである。保持モードに入るた
めにＣ、ＯＬ、に最も近い直列のスイッチをまずターン
オフし、次に■、に最も近い直列スイッチをターンオフ
し、次に第３のスイッチをターンオンする。

〔実施例〕

第４図は本発明に従って構成されたトラック／ホールド
回路２４の概略図である。追随・保持すべき入力端子Ｖ
ＩＮ２５をｎチャンネル接合ＦＥＴ（ＪＰＥＴ）Ｑｌ　
２６のソースに印加する。　Ｖ、Ｈ２Ｓに追随している
間Ｑ、はオンであり、ドレインを通してコンデンサＣＩ
およびもう一つのｎチャンネルＪＦＥＴＱ！２７のソー
スに印加する。

追随している間Ｑ２２７もオンであり、ドレインを通し
て入力信号ｖｌＮを電圧貯蔵素子であるコンデンサＣ０
゜４．２８に印加する。印加されたＶＩＮは常に■、に
等しくなるようにＣ，４３およびＣＭＯＬ０２８を充・
放電する。第１図および第２図の基本トラック／ホール
ド回路におけるように、追随を一時停止し保持を始める
と、ＣｎｏＬｓ２Ｂの電荷は凍結され、電圧は出力増幅
器２９によって■。ｕＴ３０として写し取られる。この
ためにＣ＊ｏｔｓ２８は利得１の増幅器２９の非反転入
力に接続される。

一方、該増幅器の反転入力は、結果として生じたＶＯＬ
Ｉ？に接続される。

ｖｏｕ’ｒはまたｐチャンネルＭＯ３ＦＥＴ　　Ｑ１３
１の一つの端子に接続される。Ｑ３３１は回路２４が追
随しているときはオフであり、保持しているときはオン
である。Ｑ３のもう一方の端子は、戻ってＣ，４３の端
に接続される。この端はＱ。

２６のドレインおよびＱ、２７のソースの接続点である
。

ＱｌおよびＱ８のゲートはゲート駆動１１′ｌＢ４Ｏで
発生するゲート駆動信号Ｂ４１によって制御される。Ｑ
３のゲートはまたゲート駆動回路４０で発生するゲート
制御信号Ａ４２に接続される０回路２４が入力電圧ＶＩ
Ｎへの追随状態から保持状態に変わり、■。。アを生ず
るようになるときに、選択されたシーケンスで３個のＦ
ＥＴ　　Ｑｌ　、ＱｌおよびＱ、が切り換わるようにゲ
ート駆動信号Ａ４２およびＢ４１が発生される。さらに
これらの他に、いわゆるカレント・レギュレータ・ダイ
オード３６が、Ｑｌ　２６のソースおよびゲートの間に
接続され、第２カレントレギユレータダイオード３５が
Ｑ、のゲートおよびＱ２のゲートの間に接続される。

第４図の回路２４の残りの素子には、もう一つのカレン
ト・レギュレータ・ダイオード３４と直列になった６ボ
ルトのツェナーダイオード３２を含む、ツェナーダイオ
ード３２は、Ｖ　ＯＵＴから６ボルトのオフセットを発
生し、クランプ・ダイオード３３の一方の端子に接続さ
れる。クランプ・ダイオード３３の他の端子はＱ２２７
のゲートに接続される。

カレント・レギュレータ・ダイオードの性質について述
べる。記号３７に示すように該カレント・レギュレータ
・ダイオードは、実際には単純なＪＦＥＴであり、その
ゲートはＪＦＥＴの他の端子の１つに接続されている。

該カレント・レギュレータ・ダイオードは、小信号ダイ
オードと同様なリード線２本のアクシャルパッケージに
封入され、３４．３５および３６のような楕円記号、°
あるいは六角形のダイオード記号３８によって表される
。

カレント・レギュレータ・ダイオードの電圧対順方向電
流特性には２つの主要な勾配がある。原点の近傍はかな
り勾配が急で（縦座標＝１、横座標＝Ｖ）比較的低い抵
抗、約１キロオームを示す。

電流がレギュレーション値に等しくなるＩ　−Ｖカーブ
上の屈曲点で第２の勾配があり、ずっと平らな傾きでか
なり高い抵抗、約３００キロオーム、を示す、高抵抗の
勾配で動作させるとき、素子を定電流源と見なすことが
でき、この故に「カレント・レギュレータ」ダイオード
と称する。これらの素子をｔ−Ｖカーブの曲がり（一方
の勾配からもう一方の勾配へ屈曲する点）の片側にある
セグメントから、曲がりの反対側にあるセグメントに切
り換えて動作させることも可簡である。この状況下では
素子は印加された順バイアス電圧に応じて異なる２つの
値をもった抵抗器となる。第４図の回路２４は、１ミリ
アンペアのカレント・レギュレータ・ダイオード（曲が
りは１ｍＡにある）を用いる。素子３４を定電流源とし
て用いてツェナーダイオード３２の両端に発生する電圧
を安定化し、一方素子３５および３６を高低の切り換え
回部な抵抗として用いる。

第４図の回路２４の動作は以下のようである。

追随の間Ｑ、およびＱ２はオンであり、Ｑ３はオフであ
る。ＱｌおよびＱ２をオンにするためにゲート駆動回路
４０は、内部的に、ゲート駆動信号Ｂ４１に対してオー
ブン回路を形成する。これは点Ｂを「フロート」させ、
カレント・レギュレータ・ダイオード３５および３６の
両端にほとんど電圧が出ないように保証することによっ
て、これらのダイオード３５および３６を低い抵抗モー
ドで動作させる。カレント・レギュレータ・ダイオード
３５および３６はそれぞれ約１キロオームで′動作し、
点Ｂはオーブンに見え、印加されたＶＩＮもＱ、および
Ｑ２のゲートに現れる（こうしてＶａＳはゼロあるいは
小さな値となり、各トランジスタはターンオンする）。

この事に付随してクランプダイオード３３は逆バイアス
されたままとなる。

ここで本節を翔れてダイオード３３が通常逆バイアスさ
れる理由、およびその状態を前述の方法で維持するため
にどんな条件が必要かを簡単に説明する。

回路２４について最も基本的な仮定の一つは、もちろん
、ＶＩＮの直前のソースが何であっても、どんな速度が
要求されようと、ＣＩおよびＣ，。。

を充・放電するのに十分能力を有するということである
。この仮定は、ｖｌＭが出力増幅器２９の入力に存在す
るということを断言するための根拠となる。出力増幅器
２９の周波数レスポンスが妨害し始める点まで、ｖ　ｏ
ｕｔもＶＩＮと共に足並みをそろえるようにして変化す
る。■。ｕ７に６ボルトのオフセットを与え、該オフセ
ット出力電圧をクランプ・ダイオード３３の陽極に印加
するために、ツェナー・ダイオード３２がＶ。ｕ７およ
び（バラストに僚だ負荷抵抗器として動作する）もうひ
とつのカレント・レギュレータ・ダイオード３４間に接
続される。出力増幅器２９の周波数レスポンスを無視す
ると、■。ｕ７は■１８に等しくなり、その結果クラン
プ・ダイオード３３の陽極がＶＩＮより常に６ボルト負
になる。これは、■、の全ての「許容できる」値に対し
てクランプ・ダイオード３３が追随中道バイアスされる
ことを保証する。

一つの実際の回路（実質的には第６図の回路）に対して
「許容できる」とはその瞬時値が直流入力および３ＭＨ
ｚから５ＭＨｚより低い交流入力に対してグラウンド電
位プラスマイナス１１あるいは１２ボルト以内の全ての
電圧であることである。もちろんこの値は一例に過ぎず
、実際の装置の性能に依存することは言うまでもない、
３ＭＨｚから５ＭＨｚ以上では、出力増幅器２９の利得
が下がり始めるという事実を反映してピークピーク値が
減少してしまう、ゆえに、１０ＭＨｚでは、Ｖｉｎはわ
ずか５ポルトのピークピーク値の振幅だけが許される。

もし、■、がこの電圧よりも大きくなればＶＩＮと減少
したＶ。、との電圧差がツェナーダイオード３２電圧を
越え°、続いてクランプ・ダイオード３３を十分順バイ
アスし得る。

ここで動作の主機構に話を戻すと、追随中ゲート駆動回
路４０が点４２を汁１５ポルトにセットするのでＱ、３
１はオフになる。

ゆえに、前述の状況下でＶ。□はＶＩＮに追随し、回路
２４は常にホールドモードに切り換えられる。

トランクからホールドへ切り換えるためにＴＲＫ／ＨＬ
　Ｄライン３９の論理値はＴＲＫからＨＬＤヘトグルさ
れる。これに呼応して、ゲート駆動回路４０がまず点Ｂ
４２を一１５ボルトにセットし、少し遅れて点Ａ４１を
一１５ボルトにセットする（これらの遷移に関した波形
は第５図参照）。

点Ｂ４２がオープンから一１５Ｖになるとカレント・レ
ギュレータ・ダイオード３５および３６は深く順バイア
スされ、約３００キロオームの抵抗器としての動作に切
り換わる０点Ｂの該変化はまたＱ、およびＣ２をターン
オフさせる。Ｃ８がまずターンオフし、しばらくしてＱ
、が続いてターンオフする。これを達成するためにＣ２
より大きなピンチオフ電圧のＱ、を選択する。ダイオー
ド３６の抵抗値が大きいので点ＢおよびＶ工はお互いに
負荷とならない、ダイオード３５の抵抗値が大きいので
Ｑ、のゲートをＱ、のゲートとは異なる電圧にできる。

特にＱ、のゲートは、順バイアスされたダイオード３３
によってｖ　ｏｔ＋ｒより約７ボルト負の電圧にクラン
プされる。

第２図で述べたようにＣ２に対するゲート駆動電圧のＣ
，Ｇｔを通しての結合によりＣ、、Ｌ、の電荷が撹乱さ
れる。しかしながら、第２図の状況とは対照的にＣ１゜
Ｌｏに対する電圧外乱（第１ペデスタル誤差）の大きさ
はＭＩＮに依存する項を持たない。

クランプ・ダイオード３３の動作によりＱ、のゲートに
印加された電圧ステップの大きさはＶ。ＬＩ？（すなわ
ち、■、）に関係がある。Ｑ、のゲートは、点Ｂの信号
によって■。、７より約７ボルト負の電圧に駆動される
。結果としてＣ８０１４に（Ｃｍｓｚを通してのゲート
駆動結合のため）生じた電圧誤差は−７（Ｃ５ｃｚ　／
　ＣＭ＠Ｌｌｌ）　テア’）、ｖＩＮに依存する項はな
い、これは、電圧が常に同一なので、Ｃ工、が両端の電
圧に関して非線形であるか否かは特に問題とはならない
ということを意味している。ゆえに、第１ペデスタル誤
差は一定のオフセットであり校正により補正可能である
。

−旦ＱｌおよびＣ２の両方がオフになるとＣ３はオンに
なる。Ｃ３をオンにすることには２つの利点がある。一
つはＣｏｓ、４４およびＣ□２４６を通ってＣＩ４゜Ｌ
、に到達するフィードスルー誤差の量が実質的に減少す
ることである。これはＣ３が実効的な交流グラウンド（
増幅器２９の出力）へ低いインピーダンスで接続するか
らであり、ｃ　＋５ｓｚ４６およびＣＮ０Ｌ６２８の直
列の接続から誤差電流を分流する。もう一つの利点は第
２のペデスタル誤差の除去に関する。この２つ目の利点
の機構を正確に評価するためにはＱ、およびＣ２がオフ
する時に起こる事をもう少し詳細に述べなければならな
い。

一旦Ｑ８がオフするとＱ、がオフする時に生ずる第２の
ペデスタル誤差がある。コンデンサＣｌ４３への電圧外
乱の大きさは、 （第１式）： ％式％） で表される。このＣ１への電圧外乱は、ｃｏｏを通って
Ｃｌ０ＬＩＩに結合する。その結果生じたＣｌｌ０ＬＩ
への電圧外乱（第２のペデスタル誤差）は、（第２式）
：　　ΔＣ４゜Ｌｌ） ＝　（ＶＩＮ　　１５）（Ｃ１）ＧＩ／　ＣＩ）　ＣＣ
＊ｓｚ　／　ＣＭＯＬＤ）で表される。これは、回路に
残すには実際いやな量である。なぜなら■、に依存する
項を含み非線形コンデンサＣ０，およびＣＩ、ｆｆＺを
含むからである。

しかしながら、ｃａｓｔを通ってＣｌ０ＬＩＩに結合す
るものは全てＣＮ上の電荷を変化させる。（結局、もし
素子間浮遊容量によるペデスタル誤差がなければ、Ｃ３
上の電圧はＣｌｌ０Ｌ、に対してと同様にＶＩＭのまま
である。）これは、Ｑ、およびＣ２が両方ともオフとな
り状態が落ち着いた後は、第２式のＣＨＯｌｊへの外乱
は［ＣＩの電圧を有るべき値」、すなわち■１Ｎの捕捉
値、すなわちＶ。ｕｔに［戻すことにより正確に取り除
かれる］、ことを意味している。Ｑ、をオンするもう一
つの利点はＣＩをｖ　ｏｕｔに戻すことである。これ・
はｃ　ｅｓｍを通しての結合によるＣ、　、、　、、へ
の外乱を、同一の０□２を通って等量で反対の電荷を結
合することによって正確に打ち消す。

第５図はトラックからホールドへの遷移に用いられるＱ
、−Ｑユの選択的切り換えの結果として生じるＣ７の電
圧とＶ、ｕ、の電圧間の関係を示す。

特にゲート駆動信号Ｂが低くなる時に生じるＣＩへの電
圧外乱がＱｌの動作によって完全に回復されることを示
している。その結果、ｖ　ｏｕｔの初期ペデスタルはＣ
２上の電圧回復によってほとんど完全に補正される。補
正されないで残るものは残留ペデスタルであり、その原
因はＱ３の補正機構の範囲外であり、たとえばＣＩＧ□
によるペデスタルである。とにかく、残留ペデスタルは
本質的に一定誤差であり、校正可能である。

第６図はＨｅｗｌｅｔｔ−Ｐａｃｋａｒｄ社のデジタル
マルチメータに用いられた実際のトラック／ホールド回
路の概略図である。第６図の回路の動作は、実質的には
第４図の回路動作と同一である。第６図のＱ９．、は第
４図のＱ、に対応する。同様にＱ、。。

はＱ８に、Ｑ９．４はＱ、に、Ｕ、。２は出力増幅器２
９に、ＣＲ９，−１はクランプダイオード３３に、およ
びＱ９ｅｔＱ９＠ｘはゲート駆動回路４０に対でできて
いる。これは該コンデンサの誘電吸収をけである。ガー
ドは、単にプリント回路ボードのる。こうしてＣＭＯＬ
Ｉに並列する浮遊容量を最小にする。このように面倒な
ことをする理由は浮遊容量が有害な誘電吸収の原因とな
りがちで回路の性能を制限するからである。

誘電吸収について、Ｑ、、Ｑ、およびＱ、は、第４図お
よび第６図の回路動作に誘電吸収誤差をもたらさないこ
とに注目すべきである。トラックモードではＱ、　　と
Ｑ２のゲート、ソースおよびドレインは全て同じ電位（
Ｖ　ＩＮ）にあるので回路がホールドに切り換わるとき
帯電したＦＥＴの素子間容量は存在しない、こうしてＦ
ＥＴの素子間容量を通してＣ，。Ｌ、へ伝達される電荷
は、ＶＩＮのあらゆる値およびＶＩＮのあらゆるスルー
レートに対しても同一である。それゆえにＦＥＴの素子
間浮遊容量に誘電吸収があるかどうかは問題ではない。

〔効　果〕

本発明は、以上のように構成され、作用するものである
から、上記した課題を達成することができるという効果
が得られる。

【図面の簡単な説明】

第１図ないし第３図は従来例に係り、第１図は従来のト
ランク／ホールド回路の原理を示す簡単な回路図、第２
図は第１図の回路をより詳細に示し該回路の欠点を説明
するための図、第３図は別の従来例に係るトランク／ホ
ールド回路の回路図である。 第４図ないし第６図は本発明の実施例に係り、第４図は
本発明の特徴を最も良く示すトラック／ホールド回路の
回路図、第５図は第４図の回路における動作を説明する
ための波形図、第６図は実際の製品におけるトラック／
ホールド回路の構成を示す回路図である。

Claims (1)

1. 【特許請求の範囲】 トラックモードにおいては印加される入力に追随し、ホ
   ールドモードにおいては印加される入力の瞬時値を順次
   保持してその保持した値を出力する回路において、 信号グランドに対する印加入力を受ける第１の端子と、
   第２のスイッチの第１の端子及び第３のスイッチの第１
   の端子に接続される第２の端子とを備え、オン及びオフ
   の状態をとる第１のスイッチと、 第１の端子と、増幅器の入力及びキャパシタの第１の端
   子に接続された第２の端子とを備え、オン及びオフの状
   態をとる第２のスイッチと、第１の端子と、信号グラン
   ドに接続された第２の端子とを備えたキャパシタと、 入力と、第３のスイッチの第２の端子に接続された出力
   とを有する増幅器と、 第１の端子と第２の端子とを備え、オン及びオフの状態
   をとる第３のスイッチと、 第１のスイッチ及び第２のスイッチ及び第３のスイッチ
   に接続され、トラックモードでは第１のスイッチ及び第
   ２のスイッチがオン状態になり且つ前記第３のスイッチ
   がオフ状態になるべく動作させ、またホールドモードで
   は順次第２のスイッチがオフとなり第１のスイッチがオ
   フとなり第３のスイッチがオンとなるべく動作させる制
   御回路と、 を具備するトラック・ホールド回路。