JPH02244313A - クロック発生方式 - Google Patents
クロック発生方式Info
- Publication number
- JPH02244313A JPH02244313A JP6682689A JP6682689A JPH02244313A JP H02244313 A JPH02244313 A JP H02244313A JP 6682689 A JP6682689 A JP 6682689A JP 6682689 A JP6682689 A JP 6682689A JP H02244313 A JPH02244313 A JP H02244313A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- devices
- switching
- oscillation
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Hardware Redundancy (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
二重化情報処理装置における簡易で信頼性の高いクロッ
ク発生方式に関し、 簡易で信頼性の高いクロック発生方式を提供することを
目的とし、 複数の発振回路と、障害検出信号に基づき、該発振回路
の出力を切替えて送出する切替手段と、複数の装置の電
源が安定した時送出されるレディ信号を受信した時、時
間の計数を開始して所定の時間が経過した時、該複数の
装置のリセット状態を解除すると共に、障害検出信号を
受信した時、それまでの計数値をリセットしてから再び
時間の計数を開始して、所定の時間が経過した時、該複
数0装置のリセット状態を解除する解除手段と、該レデ
ィ信号に基づき、該切替手段が送出する該発振回路の出
力を監視し、該発振回路の障害を検出した時、該切替手
段及び該解除手段に該障害検出信号を夫々送出する障害
検出手段とを備え、該切替回路が送出する発振回路の出
力を該複数の装置にクロックとして供給する構成とする
。
ク発生方式に関し、 簡易で信頼性の高いクロック発生方式を提供することを
目的とし、 複数の発振回路と、障害検出信号に基づき、該発振回路
の出力を切替えて送出する切替手段と、複数の装置の電
源が安定した時送出されるレディ信号を受信した時、時
間の計数を開始して所定の時間が経過した時、該複数の
装置のリセット状態を解除すると共に、障害検出信号を
受信した時、それまでの計数値をリセットしてから再び
時間の計数を開始して、所定の時間が経過した時、該複
数0装置のリセット状態を解除する解除手段と、該レデ
ィ信号に基づき、該切替手段が送出する該発振回路の出
力を監視し、該発振回路の障害を検出した時、該切替手
段及び該解除手段に該障害検出信号を夫々送出する障害
検出手段とを備え、該切替回路が送出する発振回路の出
力を該複数の装置にクロックとして供給する構成とする
。
本発明は二重化情報処理装置における簡易で信頼性の高
いクロック発生方式に関する。
いクロック発生方式に関する。
近年、情報処理システムの障害により社会に与える影響
は益々増大する方向にあるため、これらの情報処理シス
テムは二重化したシステムを構築して信頼性を向上させ
るのが一般的である。
は益々増大する方向にあるため、これらの情報処理シス
テムは二重化したシステムを構築して信頼性を向上させ
るのが一般的である。
ところで、情報処理システムを二重化する場合、特に同
一のハードウェア構成の情報処理装置で二重化を行い、
同時に情報処理を実行させるような場合は、夫々の情報
処理装置で使用するクロックを同期させる必要がある。
一のハードウェア構成の情報処理装置で二重化を行い、
同時に情報処理を実行させるような場合は、夫々の情報
処理装置で使用するクロックを同期させる必要がある。
従って、簡易で信頼性の高い二重化されたクロツタ発生
方式の出現が望まれている。
方式の出現が望まれている。
従来の二重化された情報処理装置では、夫々の装置の動
作を同期させるために、同一のクロック発生回路から出
力されたクロックを共通に使用するか、二重化した情報
処理装置に夫々クロック発生回路を設けることで、クロ
ック発生回路を二重化して、夫々のクロックの同期をと
るために、例えば、位相同期回路等のアナログ回路を導
入している。
作を同期させるために、同一のクロック発生回路から出
力されたクロックを共通に使用するか、二重化した情報
処理装置に夫々クロック発生回路を設けることで、クロ
ック発生回路を二重化して、夫々のクロックの同期をと
るために、例えば、位相同期回路等のアナログ回路を導
入している。
上記の如く、従来は同一のクロック発生回路を共用する
か、二重化したクロック発生回路の出力したクロックの
同期をとっている。
か、二重化したクロック発生回路の出力したクロックの
同期をとっている。
しかし、同一のクロック発生回路を共用する場合は、ク
ロック発生回路の障害により、二重化した情報処理装置
は共に動作を停止してしまい、折角情報処理装置を二重
化しても信頼性が低いという問題がある。
ロック発生回路の障害により、二重化した情報処理装置
は共に動作を停止してしまい、折角情報処理装置を二重
化しても信頼性が低いという問題がある。
又、二重化したクロック発生回路が送出するクロックの
同期をとるためには、位相同期回路の如き同期用のアナ
ログ回路を導入しなければならず、回路が複雑化して高
価となるという問題がある。
同期をとるためには、位相同期回路の如き同期用のアナ
ログ回路を導入しなければならず、回路が複雑化して高
価となるという問題がある。
本発明はこのような問題点に鑑み、情報処理装置の電源
投入時における初期設定時に、発振回路の障害を検出し
て、複数の発振回路を切替えられるようにしておき、一
つの発振回路が障害であった場合、他の発振回路に切替
えてクロックを供給することで、簡易で信幀性の高いク
ロック発生方式を提供することを目的としている。
投入時における初期設定時に、発振回路の障害を検出し
て、複数の発振回路を切替えられるようにしておき、一
つの発振回路が障害であった場合、他の発振回路に切替
えてクロックを供給することで、簡易で信幀性の高いク
ロック発生方式を提供することを目的としている。
第1図は本発明の原理ブロック図である。
装置7と8から電源が投入されて電圧が安定するとレデ
ィ信号か送出され、AND回路6を経て解除手段5と障
害検出手段4に夫々送出される。
ィ信号か送出され、AND回路6を経て解除手段5と障
害検出手段4に夫々送出される。
又、発振回路1及び2には装置7及び8から、OR回路
14を経て電源が供給されるため、発振回路1と2は夫
々発振して切替手段3に出力を送出する。
14を経て電源が供給されるため、発振回路1と2は夫
々発振して切替手段3に出力を送出する。
切替手段3と障害検出手段4と解除手段5もOR回路1
4を経て電源を供給されて動作し、解除手段5はレディ
信号に基づき予め設定された所定の時間の計数を開始し
、障害検出手段4は切替手段3が送出する発振回路1又
は2の出力を調べ、障害か否かを検出する。
4を経て電源を供給されて動作し、解除手段5はレディ
信号に基づき予め設定された所定の時間の計数を開始し
、障害検出手段4は切替手段3が送出する発振回路1又
は2の出力を調べ、障害か否かを検出する。
障害検出手段4が障害を検出しなかった場合は、発振回
路1又は2の出力が装置7と8に供給され、解除手段5
が所定の時間を計数して、装置7と8のリセット状態を
解除すると、装置7と8は切替手段3が送出する発振回
路l又は2の出力をクロックとして使用し動作する。
路1又は2の出力が装置7と8に供給され、解除手段5
が所定の時間を計数して、装置7と8のリセット状態を
解除すると、装置7と8は切替手段3が送出する発振回
路l又は2の出力をクロックとして使用し動作する。
障害検出手段4が障害を検出した場合は、障害検出信号
が切替手段3と解除手段5に送出される。
が切替手段3と解除手段5に送出される。
従って、切替手段3は発振回路1又は2の出力を切替え
18発振回路2又は1の出力を装置7と8に送出する。
18発振回路2又は1の出力を装置7と8に送出する。
そして、解除手段5は障害検出信号受信により、レディ
信号受信で開始した計数をリセットし、最初から所定の
時間の計数を開始する。従って、切替回路3の切替動作
により乱れた発振回路の出力が正常となった時、装置7
と8のリセット状態を解除する。
信号受信で開始した計数をリセットし、最初から所定の
時間の計数を開始する。従って、切替回路3の切替動作
により乱れた発振回路の出力が正常となった時、装置7
と8のリセット状態を解除する。
このため、装置7と8は発振回路の切替えによる影響を
受けることなく、発振回路2又は1の出力をクロックと
して使用し動作する。
受けることなく、発振回路2又は1の出力をクロックと
して使用し動作する。
上記の如く構成することにより、切替手段3は障害検出
手段4の送出する障害検出信号によって、正常な発振回
路1又は2の出力を装置7と8に供給することが可能と
なり、解除手段5は装置7と8の電源投入時の初期設定
時に、電源電圧が安定してから障害検出手段4が発振回
路l又は2の正常性を検出するまでの時間経過後に、発
振回路1又は2が正常であれば、装置7と8をリセット
状態から解除し、発振回路1又は2が障害であれば、切
替手段3の切替えが実行されてから、安定した発振回路
2又は1の出力が得られるようになった時、装置7と8
をリセット状態から解除するため、装置7と8は常に正
常なりロックにより動作することが出来る。
手段4の送出する障害検出信号によって、正常な発振回
路1又は2の出力を装置7と8に供給することが可能と
なり、解除手段5は装置7と8の電源投入時の初期設定
時に、電源電圧が安定してから障害検出手段4が発振回
路l又は2の正常性を検出するまでの時間経過後に、発
振回路1又は2が正常であれば、装置7と8をリセット
状態から解除し、発振回路1又は2が障害であれば、切
替手段3の切替えが実行されてから、安定した発振回路
2又は1の出力が得られるようになった時、装置7と8
をリセット状態から解除するため、装置7と8は常に正
常なりロックにより動作することが出来る。
切替手段3と障害検出手段4と解除手段5は簡易な論理
回路で構成されており、複雑なアナログ回路を使用しな
い。又、発振回路1及び2の障害発生は電源投入後の初
期設定時に検出されることが多く、所定の時間経過して
正常であれば障害となることが非常に少ない。
回路で構成されており、複雑なアナログ回路を使用しな
い。又、発振回路1及び2の障害発生は電源投入後の初
期設定時に検出されることが多く、所定の時間経過して
正常であれば障害となることが非常に少ない。
従って、簡易な構成でクロック発生方式の信顛性を高め
ることが出来る。
ることが出来る。
第2図は本発明の一実施例を示す回路のブロック図であ
る。
る。
装置7と8の電源が夫々投入されると、装置7と8から
電源電圧が正常値に達した時、レディ信号が出力され、
このレディ信号はAND回路6に夫々送出される。そし
て、AND回路6では両方の装置7と8がレディとなっ
たことにより、論理積がとれて、カウンタ12と13及
びエラー検出回路11にレディ信号が送出される。
電源電圧が正常値に達した時、レディ信号が出力され、
このレディ信号はAND回路6に夫々送出される。そし
て、AND回路6では両方の装置7と8がレディとなっ
たことにより、論理積がとれて、カウンタ12と13及
びエラー検出回路11にレディ信号が送出される。
発振回路1及び2は装置7及び8からOR回路14を経
て電源を供給されるため、夫々発振を開始し、クロック
を切替回路9に送出する。切替回路9は、例えば発振回
路lの出力をエラー検出回路11と装置7及び8に送出
する。
て電源を供給されるため、夫々発振を開始し、クロック
を切替回路9に送出する。切替回路9は、例えば発振回
路lの出力をエラー検出回路11と装置7及び8に送出
する。
エラー検出回路11は、例えば単安定マルチバイブレー
タで構成され、切替回路9から送出されるクロックの間
隔を検出し、予め決められた周期で発振しているかをチ
エツクするもので、AND回路6が送出する装置7と8
のレディ信号が入力されたことにより、切替回路9が送
出するクロックの異常検出を開始する。
タで構成され、切替回路9から送出されるクロックの間
隔を検出し、予め決められた周期で発振しているかをチ
エツクするもので、AND回路6が送出する装置7と8
のレディ信号が入力されたことにより、切替回路9が送
出するクロックの異常検出を開始する。
そして、エラー検出回路11はクロックの周波数が大き
くずれたり、停止している場合、エラー検出信号をラッ
チ回路10とカウンタ12及び13に送出する。この結
果、ラッチ回路10はこのエラー検出信号をラッチし、
切替回路9に切替信号を送出する。
くずれたり、停止している場合、エラー検出信号をラッ
チ回路10とカウンタ12及び13に送出する。この結
果、ラッチ回路10はこのエラー検出信号をラッチし、
切替回路9に切替信号を送出する。
一方、カウンタ12と13はAND回路6がレディ信号
を送出すると、計数動作を開始し、予め設定された所定
の数を計数すると、装置7と8のリセット状態を解除す
る信号を夫々送出して装置の動作を開始させる。又、カ
ウンタ11と12は、前記の如くエラー検出回路11か
らエラー検出信号を受信すると、それまで計数した値を
リセットして、再び計数を開始し所定の数を計数すると
、装置7と8のリセット状態を解除する信号を夫々送出
する。
を送出すると、計数動作を開始し、予め設定された所定
の数を計数すると、装置7と8のリセット状態を解除す
る信号を夫々送出して装置の動作を開始させる。又、カ
ウンタ11と12は、前記の如くエラー検出回路11か
らエラー検出信号を受信すると、それまで計数した値を
リセットして、再び計数を開始し所定の数を計数すると
、装置7と8のリセット状態を解除する信号を夫々送出
する。
尚、切替回路9とラッチ回路10とエラー検出回路11
とカウンタ12及び13はOR回路14を経て装置7及
び8から電源を供給されて動作する。従って、ラッチ回
路lOはエラー検出回路11がエラー検出信号を送出す
ると、装置7と8の電源が切断されるまで、切替回路9
に送出した切替信号の送出を保持し続ける。
とカウンタ12及び13はOR回路14を経て装置7及
び8から電源を供給されて動作する。従って、ラッチ回
路lOはエラー検出回路11がエラー検出信号を送出す
ると、装置7と8の電源が切断されるまで、切替回路9
に送出した切替信号の送出を保持し続ける。
装置7と8はカウンタ14と15が夫々リセット状態を
解除する信号を送出すると、切替回路l1が送出するク
ロックを使用して処理動作を開始する。
解除する信号を送出すると、切替回路l1が送出するク
ロックを使用して処理動作を開始する。
従って、エラー検出回路11がエラーを検出しない場合
、発振回路1が送出するクロックを使用して動作し、エ
ラー検出回路11がエラーを検出した場合は、切替回路
9によって切替えられた発振回路2が送出するクロック
を使用して動作するが、いずれもクロックが安定した状
態となるまで、カウンタ12と13が装置7と8のリセ
ット状態を解除しないため、装置7と8は常に安定した
状態で動作することが出来る。
、発振回路1が送出するクロックを使用して動作し、エ
ラー検出回路11がエラーを検出した場合は、切替回路
9によって切替えられた発振回路2が送出するクロック
を使用して動作するが、いずれもクロックが安定した状
態となるまで、カウンタ12と13が装置7と8のリセ
ット状態を解除しないため、装置7と8は常に安定した
状態で動作することが出来る。
第1図は本発明の原理ブロック図、
第2図は本発明の一実施例を示す回路のブロック図であ
る。 図において、 1.2は発振回路、 3は切替手段、4は障害検出
手段、 5は解除手段、 6はAND回路、 7.8は装置、 9は切替回路、 10はラッチ回路、11はエラー
検出回路、12.13はカウンタ、14はOR回路であ
る。 〔発明の効果〕 以上説明した如く、本発明は二重化した情報処理装置に
おいて、発振回路を二重化して電源投入後の初期設定時
に障害検出を行って切替えを行い、複雑な同期回路を導
入しないため、簡易で信鎖性の高いクロック発生方式を
提供することが出来る。
る。 図において、 1.2は発振回路、 3は切替手段、4は障害検出
手段、 5は解除手段、 6はAND回路、 7.8は装置、 9は切替回路、 10はラッチ回路、11はエラー
検出回路、12.13はカウンタ、14はOR回路であ
る。 〔発明の効果〕 以上説明した如く、本発明は二重化した情報処理装置に
おいて、発振回路を二重化して電源投入後の初期設定時
に障害検出を行って切替えを行い、複雑な同期回路を導
入しないため、簡易で信鎖性の高いクロック発生方式を
提供することが出来る。
Claims (1)
- 【特許請求の範囲】 複数の発振回路(1)(2)と、 障害検出信号に基づき、該発振回路(1)(2)の出力
を切替えて送出する切替手段(3)と、 複数の装置(7)(8)の電源が安定した時送出される
レディ信号を受信した時、時間の計数を開始して所定の
時間が経過した時、該複数の装置(7)(8)のリセッ
ト状態を解除すると共に、障害検出信号を受信した時、
それまでの計数値をリセットしてから再び時間の計数を
開始して、所定の時間が経過した時、該複数の装置(7
)(8)のリセット状態を解除する解除手段(5)と、 該レディ信号に基づき、該切替手段(3)が送出する該
発振回路の出力を監視し、該発振回路の障害を検出した
時、該切替手段(3)及び該解除手段(5)に該障害検
出信号を夫々送出する障害検出手段(4)とを備え、 該切替回路(3)が送出する発振回路の出力を該複数の
装置(7)(8)にクロックとして供給することを特徴
とするクロック発生方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6682689A JPH02244313A (ja) | 1989-03-17 | 1989-03-17 | クロック発生方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6682689A JPH02244313A (ja) | 1989-03-17 | 1989-03-17 | クロック発生方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02244313A true JPH02244313A (ja) | 1990-09-28 |
Family
ID=13327027
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6682689A Pending JPH02244313A (ja) | 1989-03-17 | 1989-03-17 | クロック発生方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02244313A (ja) |
-
1989
- 1989-03-17 JP JP6682689A patent/JPH02244313A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4254492A (en) | Redundant clock system utilizing nonsynchronous oscillators | |
| US4322580A (en) | Clock selection circuit | |
| WO2001052417A2 (en) | Phase lock loop system and method | |
| EP0614552B1 (en) | Multiple-fail-operational fault tolerant clock | |
| US4490581A (en) | Clock selection control circuit | |
| JP2588290B2 (ja) | データ入出力システム | |
| EP0800136B1 (en) | Fault tolerant clock signal source for triplicated data processing system | |
| JP2738229B2 (ja) | シリアル・データ通信制御装置 | |
| KR100364780B1 (ko) | 통신 시스템의 정상회로 선택 장치 | |
| JPH11143841A (ja) | 照合回路 | |
| JP2538682B2 (ja) | 基準クロック源自動切替え方式 | |
| JPH1069403A (ja) | マイクロプロセッサの初期化と監視のための方法及び回路 | |
| JP2518909B2 (ja) | クロック発生回路の二重化方式 | |
| JP2569892B2 (ja) | 切替制御監視回路 | |
| JPH02266269A (ja) | 異常検出回路 | |
| JPH0744557B2 (ja) | ループ障害処理方式 | |
| JPH01124034A (ja) | 情報処理装置 | |
| JP3125864B2 (ja) | 二重化システム | |
| JPH10190676A (ja) | Atm通信インタフェース | |
| JP2749994B2 (ja) | 数値制御装置 | |
| JPS639691B2 (ja) | ||
| JPS61267493A (ja) | クロツク供給装置 | |
| JPH01295353A (ja) | エラー検出回路 | |
| JPH0427229A (ja) | 伝送装置 | |
| JPS5829542B2 (ja) | システム障害検出制御方式 |