JPH02244466A - デイスク装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は、フロッピーディスク（フレキシブル磁気ディ
スク）又はこれに類似したディスクを使用して情報の記
録又は再生を行うためのディスク装置に関するものであ
る。

従来技術 磁気ディスク装置は、ディスク回転機構と、６ｎ気ヘッ
ド（変換器）と、ヘッド移動機構とを有する。ヘッド移
動機構は、一般にステップ信号に応答するステッピング
モータと、このモータの回転運動に対応した直ｈａ動を
得るための回転−直線変換機構とから成り、ヘッドをデ
ィスクの半径方向（トラック交差方向）に移動させるよ
うに構成されている。ところで、ヘッドを所定トラック
に移動させた後に、ヘッドをそのトラックに保持するた
めには、ステッピングモータのロータを所定位置に保持
する必要がある。例えば、４相のステッピングモータを
１相励磁方式で駆動する場合に、ステップ動作の最後の
励磁が第３相であるとすれば、ロータを第３相に対応す
るように保持する必要がある。このため、従来は、ステ
ップ動作の最後に励磁された巻厳に正常な電流を流し続
けるか、節電を図るために、正常電流よりも低い保持電
流のみを流し続けた。しかし、保持電流が小さい場合、
及び保持電流を遮断した場合には、ロータを所定位置に
正確に保つことが不可能になる。即ち、巻線の励磁電流
を例えば遮断すると、ステッピングモータの永久磁石の
みによって決定される位置にロータが位置し、励磁電流
が流れている場合に比較してロータの保持位置が１０〜
２０μｍ程度ずれることがある。また、ディスクの回転
の開始及び停止や、ディスクカートリッジの着脱時の振
動によってもロータの位置及びヘッド位置がずれること
がある。この種ｑ問題は高い電圧の印加を継続すれば解
決されるが、節電効果が得られない。

発明の目的 そこで、本発明の目的は、節電効果を得ることが出来る
と共に、変換器の位置を正確に決めることが出来るディ
スク装置を提供することにある。

発明の構成 上記目的を達成するための本発明は、記録媒体ディスク
を回転するためのディスク回転機構と、記録又は再生を
行うための変換器と、ステップ信号に応答して前記変換
器を前記ディスクのトラック交差方向に移動させるステ
ッピングモータを含むヘッド移動機構と、前記ステッピ
ングモータのステッピングモータのステップ駆動期間と
前記ディスクが正常回転速度に達する少し前の時点を含
む一定期間と前記変換器を前記ディスクに接触させる時
点を含む一定期間とにおいて前記ステッピングモータに
所定電圧を供給し、前記ディスクが回転していない期間
に前記ステッピングモータに前記所定電圧よりも低い電
圧を供給するモータ電圧制御供給回路とから成るディス
ク装置に係わるものである。

発明の作用効果 上記発明によれば、ステップ駆動期間のみでなく、正常
回転速度に達する少し前の時点を含む一定期間及び変換
器をディスクに接触させる際の一定期間にも所定電圧を
供給するので、節電しながらヘッド位置のずれを補正す
ることができる。

実施例 次に、第１図〜第１０図を参照して本発明の実施例に係
わる磁気ディスク装置について述べる。

第１図〜第４図はこの磁気ディスク装置で使用する磁気
ディスクカートリッジ（１）を示す。このカ−トリッレ
（１）は、一般にマイクロプロツビーディスクと呼ばれ
ているものであり、直径８６ｍｍの記録媒体ディスク（
２）を剛性を有する合成樹脂ケース（３）に収容するこ
とにより構成されている。ケース（３）の表面（４）と
裏面（５）との両方にヘッド挿入用開口（６）（力が設
けられ、非使用時にはこの開口（６）（力はスライド式
のシャッタ（８）によって閉じられている。

シャッタ（８）は第１図で右方向にバネ（図示せず）に
よって偏倚されており、使用時にはこの偏倚力に抗して
左に移動される。なお、ンヤツタ（８）の開放はケース
（３）の凹部（９）に開放部材（図示せず）を配置し、
これでシャッタ（８）の側面を押圧することによってな
す。この実施例のディスクカートリッジ（１）のディス
ク（２）は磁気シー）　（２ａ）とこの中央に装着され
た磁性体金属円板から成るノ・ブ（２ｂ）とから成る。

ディスク（２）はクランパで押圧して回転させるもので
はないので、ケース（３）の裏面（５）にのみ回転駆動
用の開口０ωが設けられ、ここからハブ（２ｂ）が露出
されている。このハブ（２ｂ）にはスピンドル挿入用穴
（２ｃ）と駆動ピン挿入用穴（２ｄ）とが設けられてい
る。

第５図はディスクカートリッジｆｉ＋を使用して記録又
は再生を行う時にディスク（２）に係合させる回転体α
υの平面図であり、第６図は回転体Ｏυにディスク（２
）を係合させた状態を示す拡大断面図である。

回転体αＢは中央にスピンドル０２１及び駆動ピン（１
３１を有し、更にディスク（２）の中央の金属製ハブ（
２ｂ）を吸着するための永久磁石Ｉを有する。なお、駆
動ピンα３と穴（２ｄ）との係合を容易に達成するため
に、駆動ピン（１３１は板バネ（１５１によって支持さ
れ、その軸方向に変位自在である。

回転体αυに対してディスク１２）を係合させる時には
、ケース（３）を伴なってディスク（２）を回転体圓の
上に挿入させ、ハブ（２ｂ）を磁石α勾で吸引させる。

この時、勿論、ディスク（２）のスピンドル挿入用（２
ｃ）が回転体（１１）のスピンドルａｚに一致するよう
に位置決めする。この結果、スピンドルａつの穴（２Ｃ
）に対する係合は成立する。しかし、駆動ピンａ３と穴
（２ｄ）とは必ずしも一致せず、不一致の場合罠は駆動
ピンα３の上にハブ（２ｂ）が乗り、駆動ピンα〜はバ
ネ（１！１９に抗して押し下げられる。しかる後、回転
体Ｕυを回転すると、駆動ピン（１３Ｉと穴（２ｄ）と
の位置関係が変化し、ついに駆動ピン０３と穴（２ｄ）
との位置が一致し、バネａ９の上方向の偏倚力によって
駆動ピンＣ１３１が穴（２ｄ）に入り込み、回転体圓と
ディスク（２）との完全な係合が成立する。

第７図に示す磁気ディスク装置は、第１図〜第４図に示
すカートリッジｆｉｌを使用してデータの記録再生を行
うものである。この第７図において、回転体αυは所定
位置に装填されたカー）　ＩＪツジｉｌ＋のケース（３
）内のディスク（２）を回転するために第５図及び第６
図に示す如く構成され、ディスク回転用のアウターロー
タ型モータ０Ｆ３に直結されている。

α７）（１８）は変換器としての固気ヘッドであり、キ
ャリッジ（１３に取付けられ、ディスク（２）の半径方
向に移動自在に案内されている。（至）はヘッド移動機
構を構成するステッピングモータであり、α巻きスチー
ルベルト又はピニオンとラック、又はネジ棒等から成る
公知の回転−直線変換機構（１９ａ）を介してキャリッ
ジα■を駆動するものである。この実施例では、ステッ
ピングモータ＠は第１相巻線、第２相巻線、第３相巻紛
、及び第４相巻線を有する４相構成のステッピングモー
タであり、制御回路Ｃυによりｌ相励磁方式で駆動され
る。但し、電源オン時にヘッドα７）（１８）をディス
ク（２）のトラック零に確実に位置決めするために、電
源オン検出に応答して第１相巻線を励磁すると共に、残
りの第２〜第４相巻厭の少なくとも１つを励磁する。こ
れにより、第１相巻巌励磁時に回転子が第３相巻腺に対
応した位置に安定することを阻止出来る。

装置の直流電源端子Ｑシとモータａθとの間にはスイッ
チ素子としてのトランジスタ（ハ）とモータ制御協動回
路Ｃ’４）とが設けられている。従って、トランジスタ
１２３）がオンの期間のみモータαＱが回転する。

四はディスク（２）の回転検出器であり、ディスク（２
）及び回転体αＢと共に回転するアウターロータ型モー
タαＱのロータＣＱの表面に貼り付けられた光反射イン
デックス即ち指標面を検出するためのＬＥＤから成る発
光素子（２８１とフォトトランジスタから成る受光素子
（ハ）とを具備し、ディスク（２）の回転角度位置及び
回転速度を検出する。なお、回転体０υの駆動ピンＱ３
１と光反射指標口とは一定の角度位置関係を有するので
、指標口の検出に基づいて駆動ピン挿入穴（２ｄ）の位
置を知ることが出来る。発光素子（ハ）は、節電を図る
ためにスイッチング・トランジスタ（ハ）の後段に接続
され、モータαｅに同期して駆動される。回転検出器（
ハ）の受光素子（ハ）に接続された波形整形回路間は、
指標（２）の検出に応じたパルスを送出する。このパル
スの位置によりディスク（２）上の駆動ピン挿入穴（２
ｄ）の位置を知ることが出来、このパルスの相互間隔に
よって回転速度を知ることが出来る。

波形整形（ロ）路（至）の出力に結合されたレディ検出
回路０υは、記録又は再生の準備が完了したこと即ち記
録再生可能状態を検出する回路であり、モー３以上にな
ったことに基づいて高レベルのレディ検出信号（記録再
生準備完了検出信号）を出力する。

＋１２ｖの電源端子Ｃりに接続され且つ＋５■の電源端
千日に接続された電源オン検出回路ｒ３２は、電源端子
（２つに電力が供給され、電源電圧が一定値（例えば正
常電圧の７０〜８０％）になったことを電圧コンパレー
タによって検出し、且つ＋５■の電源端子５９の電圧が
一定値（正常電圧の７０〜８０％）になったことを検出
し、＋１２ｖと＋５■とのいずれもが検出されたとき高
レベルの電源オン信号を送出するものである。

■はディスク挿入検出回路であり、カートリッジ＋１１
の挿入路に配された発光素子Ｃ３４１と受光素子（３勺
とから成るフォトカプラーに基づいて、カートリッジ（
１］が回転体圓上に挿入されているか否かを検出し、高
レベルのディスク挿入検出信号を発生する。

電源オン検出回路Ｇ４とディスク挿入検出回路（至）と
の出力に基づいてスイッチング・トランジスタ（ハ）を
制御するために、タイマ０６）、Ａ　Ｎ−Ｄゲー）Ｃ３
７）。

エツジトリガ回路（至）、ＯＲゲートＣ３１，ＲＳフリ
ップフロップ（４１，ＯＲゲート（４υ、オープンコレ
クタ型のＮＡＮＤゲー）　＋４２１が設けられている。

これ等を第９図及び第１０図を参照して更に詳しく説明
すると、タイマ（ト）は電源オン検出回路Ｃ３２＋に接
続され、第９図囚の１１時点で発生する電源オン検出信
号に応答して一定時間（Ｔ、＝１２ｍｓ）第９図の）に
示す如くＱ端子から低レベル出力を発生し、逆にＱ端子
から高レベル出力を発生する。このタイマ（ト）のｔ１
〜ｔ、の低レベル期間は、１相励磁力式のステッピング
モータ（２１を電源オン検出信号に基づいて多相励磁し
、トラック零位置を確実に得る期間に対応している。Ａ
ＮＤゲー）　Ｃ３７）は、タイマ弼のＱ出力と電源オン
検出回路国の出力とを入力とし、タイマ（１）の出力が
高レベルになった時点で電源オン検出信号を通過させる
。従って、第９図の１２時点でＡＮＤゲート０７）の出
力が高レベルになる。

エツジトリガ回路（至）はＡＮＤゲー）Ｃ３力の出力を
入力とし、ＡＮＤゲート０ηの出力がｔ２時点で高レベ
ルに立上ることに応答して第９図（Ｃ）の高レベルのト
リガ信号を出力する。ＯＲゲート０９はエツジトリガ回
路（至）の出力とディスク挿入検出回路測の出力とを入
力とし、いずれの信号も通過させる。ＲＳフリップフロ
ップｆ４０のセット端子ＳはＯＲゲートＯ４の出力に接
続され、リセット端子Ｒはレディ検出回路Ｏυの出力に
接続されている。従って、第９図の１２時点で電源オン
に基づいて発生するエツジトリガ信号によりセットされ
て第９図ωフに示す如くＱ出力端子から高レベル出力が
送出され、１゜時点のレディ検出信号に応答してリセッ
トされる。

また、第１０図に示す如く電源オン状態において１２３
時点でディスク挿入検出信号が発生すると、この前縁で
フリップフロップ■がセットされる。

ＯＲゲート（４υの一方の入力端子はフリップフロップ
（４ＧのＱ出力端子に接続され、他方の入力端子はモー
タオン信号供給回路旧に接続されている。

モータオン信号供給回路は、一般にフロッピーディスク
コントローラと呼ばれる外部装置からモータ（１ωをオ
ンにする命令を発生する回路で、例えば、第９図０のｔ
、〜’＋６　、ｔＩＴ以後の期間、又は第１０図＜Ｇ）
の１２７以後に高レベルのモータオン信号を発生する。

ＯＲゲート（ｌＩＪは、フリップフロップ（４０の高レ
ベル出力と、モータオン信号供給回路（４３のモータオ
ン信号とのいずれも通過させ、この出力を次段のＮＡＮ
Ｄゲート（４力の一方の入力に与える。ＮＡＮＤゲート
（６）のもう一方の入力はディスク挿入検出回路（至）
に接続されているので、ディスク挿入検出信号が発生し
ている時のみ前段のＯＲゲー［４１）の高レベル出力を
通過させる。ＮＡＮＤゲー）　（４２の出力端子はトラ
ンジスタ（ハ）のペースに接続すれている。ＮＡＮＤゲ
ー）　（４２１はディスク挿入検出回路１３３１から高
レベルのディスク挿入検出信号が発生している期間にお
いて、フリップフロップ（４０又はモータオン信号供給
回路（４，１から高レベルの出力が発生している期間の
み低レベル■出力状態となる。

従って、スイッチングトランジスタ１２３１は、第９図
及び第１Ｏ図の（社）に示す如く、ｔ２〜ｔ５、ｔ７〜
ｔ１６．１１７以後、ｔ２．〜’２５　、？２７以後の
みでオンになり、この期間のみでモータ（ＸＥＤが駆動
され、且つ発光素子（２８１に給電される。

第７図のディスク装置は、プリレディ検出回路（４４）
を有している。このプリレディ検出回路（４４）は、波
形整形回路（至）の出力に基づいて、レディ検出信号が
得られる時点よりも約４０ｍ５前の状態を検出する。な
お、このプリレディ信号の発生時点は、モータ０θの回
転開始時点ｔ２、ｔ７から約３８０ｍ５程度の時点であ
る。またこの時点からレディ信号発生時点までの約４０
ｍ５は、ステッピングモータ■のロータの位置を正確に
補正するために要求される時間に相当する。

（掴はへラドロード用プランジャソレノイドであり、ヘ
ッドロード信号供給端子（４Ｅ９の信号に応答してヘッ
ドα力珀を記録再生可能状態にディスク（２）に接触さ
せるものである。

第７図の制御回路Ｑυには、ステップ信号供給端子（４
７）、ステップ方向信号供給端子（４８，電源端子Ｃ４
カ；・接続されている他に、ステッピングモータ■を節
電制御するために、プリレディ検出回路（４４Ｊの出力
ライン（４４ａ）、ＲＳフリップフロップ（４０の出力
ライン（４０ａ）、タイマ（ト）のＱ出力端子の出力ラ
イン（３６ａ）とＱ出力ライン（３６ｂ）　、及びヘッ
ドロード信号供給端子（４Ｆ５が接続されている。

第８図は第７図の制御回路シυ及びステッピングモータ
翰を詳しく示すものである。ステッピングモーターは、
第１、第２、第３、及び第４相巻腺Ｇ１１９　（４１５
■６υを有し、これ等の一端は共通接続され、この共通
ライン５δは、トランジスタ曽を介して＋１２Ｖの電源
端子Ｑ２１に接続され、且つダイオード５旬を介して＋
５ｖの電源ライン６９に接続されている。各巻線（４１
Ｅｌ　−５υの他端は、それぞれのオープンコレクタ型
ＮＡＮＤゲート（至）６７）　Ｃ１５罎の出力端子に接
続されている。

■は位相制御信号発生回路であり、ステップ信号供給端
子（４ηから供給されるステップ信号と、ステップ方向
信号供給端子（４８から供給されるステップ方向信号と
に基づいてステッピングモータ■の巻線（４印〜６υに
励磁電流を流すための励磁信号を発生し、それぞれのＮ
ＡＮＤゲート（ト）〜５！１の一方の入力端子に供給す
る。なお、この制御回路−は、第９図の１１時点の電源
オン検出に応答してヘッドα７＋＜１８１をディスク（
２）のトラック零位置に戻すようにステッピングモータ
（至）を制御し、通常第１相をトラック零に対応させる
ので、第９図（Ｉ）に示す如く第１相励磁信号を第１相
ＮＡＮＤゲート■に供給する。これにより、ロータを第
１相に保持し、ヘッド（１７１０８１をトラック零に位
置決めすることが出来る。しかし、特願昭５８−５６８
９２号で本件出願人が開示した如く、４相ステツピング
モータを１相励磁力式で駆動する場合に、ロータが第３
相に位置すると、第１相巻巌に電流を流してもロータを
変位させることが不可能である。そこで、第２相を強制
的に励磁するためのＯＲゲートβυが設けられ、位相制
御信号発生回路（叫の出力はこのＯＲゲート６υを介し
て第２相のＮＡＮＤゲート５力に接続されている。ＯＲ
ゲートおりにはタイマ（ト）のＱ出力信号が入力され、
第２相ＮＡＮＤゲー）　５７）に第９図（Ｊ）に示す如
＜　１ｔ〜ｔ２期間に励磁信号が供給される。この結果
、第３相からロータが脱出する。従って、ロータを第１
相に移すことが可能になる。なお、電源投入時に磁気ヘ
ッドαηαεがトラック零に位置していない場合には、
ヘッドα７）０渇をトラック零に移すためのステップ信
号が端子（４７）から入力し、ヘッドαｎα団はトラッ
ク零に移動され、しかる後第１相巻線（４印に励磁電流
が供給される。

４つのＮＡＮＤゲート（ト）〜５１の他方の入力端子は
、ステッピングモータ翰に対する電圧供給を遮断制御す
るためのＯＲゲー）　１３に接続されてい・る。

このＯＲゲート６３の出力が低レベル■の場合には、Ｎ
ＡＮＤゲート６８〜５３の出力が必ず高レベルＯＫなり
、巻＋ｖｉｌ（４Ｆ９〜６υの電流は位相制御信号発生
回路（６０１の出力の有無に関係なく遮断される。

關はリトリガ単安定マルチバイブレータで構成された一
定時間パルス発生回路であって、低レベルの計時出力が
得られるタイＸ出力ライン（３６ａ）、プリレディ出力
ライン（４４ａ）　、及びステップ信号供給端子（４η
にそれぞれ接続され、第７図のタイマ（ト）による計時
の終了（第９図ｔ２時点）、第７図のプリレディ検出回
路（４４）からのプリレディ検出信号の発生（第９図ｔ
４、ｔ６、ｔ＋ｓ時点）、最後のステップ信号（第９図
ｔｅａ、１２２時点）、に応答して一定時間（Ｔ２＝　
５０　ｍｓ）の高レベルパルスを発生する回路である。

なお、このパルス発生回路−はＩＪ　）　ＩＪガ単安定
マルチバイブレータであるので、Ｔ２＝　５０ｍ５　よ
りも十分に短い間隔で入力するステップ信号のそれぞれ
でトリガされ、最後のステップパルスからＴ２＝５０ｍ
ｓ経過した後に低レベル出力となる。従って、ｔｌｌ　
　〜ｔ１２のステップ駆動期間も高レベル出力を発生す
る。

（財）はへラドロード時安定化制御信号発生回路であり
、ヘッドロード信号供給端子（４６１から供給されるヘ
ッドロード信号の前縁に同期して一定時間（Ｔｓ＝　８
０　ｍ　ｓ　）の高レベルの制御信号を出力する。

（へ）は１２Ｖ印加時間決定用ＯＲゲートであり、タイ
マ出力ライン（３６ｂ）に接続された第１の入力端子、
一定時間パルス発生回路−の出力に接続された第２の入
力端子、ヘッドロード時安定化制御信号発生回路（財）
に接続された第３の入力端子を有し、いずれの高レベル
信号も通過させる。このＯＲゲート１６５１の出力端子
はオープンコレクタ形式のＮＯＴ回路（６Ｇ）に接続さ
れていると共に、ＯＲゲート１ａの１つの入力端子に接
続されている。ＮＯＴ回路−の出力端子はＰＮＰ型トラ
ンジスタｑのペースに結合されているので、ＯＲゲート
日の高レベル信号に対応したＮＯＴ回路（６ｅの低レベ
ル出カニ応答してトランジスタ５３１はオンになり、ス
テッピングモータｔ２１に＋１２Ｖの高レベル電圧（正
常レベル電圧）が供給される。即ち、第９図■のステッ
ピングモータ電圧から明らかな如く、次の（イ）〜（へ
）でステッピングモータ電圧が＋１２Ｖになる。

（イ）　タイマ出力ライン（３６ｂ）から得られるＴ、
　＝１２ｍｓの高レベルパルスに対応するｔ、〜ｔ２期
間。

（ロ）　タイマ出力ライン（３６ａ）の低レベルパルス
の終了に応答した一定時間パルス発生回路（６りの出力
に対応するｔ２〜ｔ１期間。

（ハ）　ブリレディ検出ライン（４４ａ）に得られる第
９図υのブリレディ検出信号のそれぞれの立上り時点”
４ｓ”ａ、ｔ１８に応答したパルス発生回路−の出力に
対応するｔ４〜ｔ６ｑ’８〜’ＩＱｓ　ｔ１８〜ｔ２ｏ
期間。

に）　ステップ信号供給端子（４７）から供給される第
９図Ｍに示すｔ１１〜ｔ１２、ｔ２１〜ｔ２２のステッ
プ信号発生期間。

（ホ）第９図Ｍの最後のステップ信号の発生時点ｊｕ、
ｔ２２　　に応答したパルス発生回路−の一定時間出力
が得られる１、□〜ｔ１３期間。

（へ）　第９図Ｎのｔ１４時点のへラドロード信号の立
上りに応答してヘッドロード時安定化制御信号発生回路
（６４Ｊから得られる一定時間（Ｔｓ−”８０　ｍｓ　
）に対応するｔ１４〜ｔ＋ｓ期間。

なお、上記（イ）〜（へ）の期間には、ダイオードＣ）
４］はオフになる。またこの期間はＯＲゲート６４の出
力が高レベルになるので、ステッピングモータ■の各巻
−（４８〜５υのいずれにも電流を流すことが可能な状
態にある。上記（イ）〜（へ）の期間以外は、ステッピ
ングモータ翰に＋５■の電源ライン５つから＋５Ｖの電
圧が印加されるか、又はＯＲゲート６ｚの低レベル出力
に応答してすべてのＮＡＮＤゲート（ト）〜霞の出力が
高レベル（＋１２Ｖ）となり、実質的にステッピングモ
ータ■の電圧及び電流は遮断される。

ＯＲゲート（６りはプリレディ検出ライン（４４ａ）に
接続された第１の入力端子と、フリップフロラフ出力ラ
イン（４０ａ）に接続された第２の入力端子と、ＯＲゲ
ートｌ８５１Ｋ接続された第３の入力端子とを有し、出
力端子はＮＡＮＤゲート５６）〜１５９１の入力端子に
それぞれ接続されている。このＯＲゲー）　１ｔｉＺの
３つの入力端子のいずれかに高レベル信号が供給されて
いる時に、ＮＡＮＤゲート６０〜（５Ｌ１は位相制御信
号発生回路６Ｑの出力に応答し、４つのＮＡＮＤゲート
ω〜５鐘から選択されたものの出力が低レベルとなり、
選択された励磁巻線に電流が流れる。

しかし、ＯＲゲート關のいずれの入力も低レベルの時は
、４つのＮＡＮＤゲート６ｔｇ〜醐のいずれの出力も高
レベル（＋１２Ｖ）となり、ステッピングモータ■に対
する電圧及び電流供給は遮断される。即ち、第９図■に
示す如く、１６〜ｔ８期間、及びｔ１６〜ｔｌＡ期間に
はステッピングモータ■の巻線（４急〜ｔ５１１のいず
れにも電圧及び電流が供給されない。なお、１６〜１８
期間の始まりの１６時点はトランジスタ（２３１のオフ
開始時即ちディスク回転用モータ（１６）のオフ時にほ
ぼ対応し、１３時点はプリレディ信号の発生時点に対応
している。また、ｔ１６〜ｔｔｓ期間のｔｌａ時点は、
モータオン信号の消滅に基づくトランジスタ２３）のオ
フ時点即ちモータ（ｌｅのオフ時点に対応し、１１８時
点はプリレディ信号発生時点に対応している。

ＯＲゲート睡の出力が低レベルで、ＯＲゲート關の出力
が高レベルの期間即ち、ｔ、〜’４ｓ　　ｔ１０〜ｔ１
１、ｔ１３〜１１４、ｔ１５〜’ＩＩＩ　、ｊ２０−’
２１期間はステッピングモータ（イ）に＋５Ｖが供給さ
れる。

上述から明らかな如く、本実施例の装置は次の作用効果
を有する。

囚　第１０図から明らかな如（，１２３時点までのカー
トリッジ離脱時にはステッピングモータ電圧が零ボルト
であり、節電状態にある。しかる後、１２３で第１０図
りに示す如（カートリッジを挿入すると、ステッピング
モータ（支）に５ｖが印加され、且つモータ（１■が回
転を開始し、ｔ２４でのプリレディ信号に同期して１２
４〜１２６の一定時間（Ｔ２　＝　５０ｍ５）だけ１２
Ｖがステッピングモータ園に印加される。この結果、カ
ートリッジＩｌ＋の着脱時における振動によるステッピ
ングモータ翰のロータのずれを補正することが出来る。

なお、モータ０ｅの回転開始及び停止に基づ（振動によ
るステッピングモータ翰のロータのずれも補正される。

このようにカートリッジ挿入時に＋１２Ｖを加えてロー
タ及びヘッドの位置補正を行えば、仮りにモータオン信
号が、１２５時点よりも前に供給され、ｔ２５のレディ
検出信号の発生直後にデータの記録再生が開始されたと
しても、正確なトラック位置でこれを実行することが出
来る。

ＣＢ）　　ディスク回転用モータ（１６１のオフにほぼ
対応させて、第９図のｔ６〜’ｌ　、及びｔ、６〜ｔｔ
ｓ、第１０図の１２６〜ｔ２？期間でステッピングモー
タ■の印加電圧を零にするので、大幅な節電効果が得ら
れる。

（Ｃ）　　ステッピングモータ翰の印加電圧を零にして
も、プリレディ信号発生時点【６、及びｔｅａから一定
時間（Ｔ２＝　５０ｍｓ　）、即ちレディ検出時点ｔ３
、ｔｏ、１１９よりも少なくとも前において高いレベル
のてステッピングモータ■のロータの位置及びヘッド位
置を所望位置とすることが出来る。従って、記録又は再
生を正確に行うことが出来る。

■　モータオン信号発生時点ｔ？　、ｔＩ７と同時にス
テッピングモータ■に＋１２Ｖを印加させず、これより
も遅れたプリレディ信号発生時点ｔ８、ｔｅａで＋１２
Ｖを印加するので、両方の起動電流が同時に流れない。

従って、電源回路の電力容量を小さくすることが出来る
。

■　ｔｌｌ〜ｔｕに示す如く最後のステップ信号に同期
して一定時間（Ｔ、＝　５０ｍ５　）＋　ｌ　２　Ｖを
ステッピングモータ■に印加するので、ヘッドＱ７）　
０８）の最終位置を正確且つ安定的に設定することが出
来る。

［Ｆ］　１１４〜１１５に示す如（ヘッドロード時に＋
１２Ｖをステッピングモータ翰に印加するので、ヘッド
ロード時におけるヘッドα７）（１８１の位置ずれを防
止することが出来る。

（Ｇ）　　モータオン信号に基づく駆動と別に、電源オ
ン検出信号とディスク挿入検出信号とでディスク回転用
モータ［１［Ｅｌを回転するので、ディスク（２）と回
転体Ｑｌｌとの係合を予め成立させておくことが可能に
なり、記録再生を迅速に開始させ、ることか出来る。

（ル　電源オン検出信号及びディスク挿入検出信号によ
るモータ（１６）の回転を継続させないで、レゾ検出信
号発生に同期して遮断しているので、電力消費の増大を
抑えることが出来る。

（Ｉ）　　発光素子ｃ！印に対する電力供給をモータ（
１６１と同様に制御するので、節電効スが大になる。

（Ｊ）　　タイマ（至）を設け、電源オン検出信号によ
るフリップフロップを遅延させているので、電源オン時
のステッピングモータ囚の駆動とディスク回転用モータ
０６１の駆動とに時間差を与えることが出来、電源端子
弼に接続される電源回路の８　’ｆｉｔを小さくするこ
とが出来る。

変形例 本発明は上述の実施例に限定されるものでな（、例えば
、次の変形例が可能なものである。

ｆａｔ　　第８図のブリレディ検出ライン（４４ａ）の
代りに、第１１図に示す如く、モータオン信号供給回路
（４３の出力ライン（４３ａ）を設け、第７図のモータ
オン信号供給回路（４東から発生するモータオン信号を
入力させ、これをＯＲゲート［Ｆ］りとパルス発生回路
（６３）に・供給してもよい。これにより、第１２図の
モータオン信号発生時点ｔ７に応答してパルス発生回路
（回から一部時間Ｔ２＝５０ｍｓのパルスが発生し、ス
テッピングモータ（至）に第１２図ｔ、〜ｔ６に示す如
（＋１２Ｖが印加される。この結果、ステッピングモー
タＣ２０１の電圧が零になるｔ、〜ｔ１期間のロータの
変位が補正される。なお、レディ検出前の＋１２ｖの印
加は、モータオン信号発生からレディ検出時点までの期
間内の全部でもよい。

（Ｅ’）　　ｔ、　＋−ｔａｓ　ｔ１６〜ｔｅａ期間の
ステッピングモータ翰の電圧な零ボルトとせずに、＋１
２ｖよりも低い任意の電圧に設定してもよい。

（Ｃ）　　プリレディ検出回Ｍ　（４４）を回転検出に
基づいてブリレディ信号を発生させずに、ＯＲゲート（
４＋１の出力パルスの前縁に応答させて一定時間をタイ
マで設定し、この一定時間（例えば３８０ｍ５）終了時
点をプリレディ状態としてもよい。

（ｄ）　　ステッピングモータ噛の電源の遮断を、ＯＲ
ゲートｖＪとＮＡＮＤゲート■〜１５湯で行う代りに、
共通ライン５３にトランジスタを接続し、このオフ制御
で行ってもよい。

（ｅ）　　ディスク回転検出器（２５）を磁石と磁電変
換素子との組み合せで構成してもよい。

（ｆ）　　フリップフロップ（４０のセット信号で計時
を開始するタイマを設け、このタイマが一定時間（例え
ば４２０ｍ５）に達したこと、及びディスク（２）の回
転速度が９０％に達したことに基づいてレディ検出をな
し、これをフリップフロップ（４１のリセット信号とし
てもよい。

（ｇ）　　この実施例では、ディスク回転体αＤに対向
するクランプ部材が設けられていないが、クランプ部材
を使用する装置にも適用可能である。

（ｈ）　　Ｉａ気ディスク（２）にインデックス（指標
）ホールを有し、このインデックスホールで回転位置及
び速度を検出する装置にも適用可能である。

（ｉ）　　電源の容量が大きい場合、又はステッピング
モータ（２））を電源オン時に駆動することが不要の場
合には、第９図の１．−１２の遅延を与えないで、フリ
ップフロップ（４Ｇをセットしてもよい。

（ｊ）　　実施例では第９図の１ｌｌ−１ｌ□で発生す
るステップパルスの前線でパルス発生回路６３）として
のりトリガ単安定マルチバイブレータをトリガしている
が、各ステップパルスの後縁でトリガするようにしても
よい。

（ｋ）　　第７図の装置の変形として、タイマ関のＱ出
力の後縁でトリガされるＴ２二５０ｍ５以上のタイマ（
３７ａ）を第１３図に示す如く設け、この出力をＡＮＤ
ゲー）　Ｇ７１に入力させ、電源オン検出時点をＴ＋　
十Ｔ２以上遅らせ、第１４図に示す如く、フリップフロ
ップ（４Ｑリセツト及びトランジスタＣ２３Ｉのオン時
点をｔ２よりもＴ２だけ遅延させてもよい。これにより
、ステッピングモータ四に＋１２ｖが印加されている期
間にモータ（１６１が起動することが防止され、電源容
量の低減を図ることが出来る。なお、タイマ（３７ａ）
を設ける代りに、第８図のパルス発生回路−からタイマ
ｃ３Ｇ）に基づいて得られるパルスの後縁で第７図のフ
リップフロップｔ４Ｇをトリガするようにしてもよい。

（１）　　ステップ駆動期間（ｔｌ、〜ｔ１□′）のス
テッピングモータ電圧と、Ｔ２期間に供給するステッピ
ングモータ電圧とに差を持たせてもよい。要するに、Ｔ
２　期間の高いレベルの電圧はロータの位置を補正

【図面の簡単な説明】

第１図〜第１０図は本発明の実施例に係わる磁気ディス
ク装置を説明するためのものであり、第１図は固気ディ
スクカートリッジの平面図、第２図は第１図のカートリ
ッジの底面図、第３図は第１図のカートリッジのシャッ
タを開けた状態ヲ示す平面図、第４図は第１図のカート
リッジの正面図、第５図はディスク装置の回転体を示す
平面図、第６図は回転体とディスクとの停台状態を示す
拡大断面図、第７図はディスク装置を示すブロック図、
第８図は第７図の制御回路とステッピングモータを詳し
く示すブロック図、第９図及び第１０図は第７図及び第
８図の囚〜■点の状態を示す波形図である。第１１図は
制御回路の変形例を示すブロック図、第１２図は第７図
及び第１１図の囚〜Ｎ点の状態を示す波形図である。第
１３図は第７図の装置の変形例を示すブロック図、第１
４図は第Ｉ３図の回路とした場合の第７図及び第８図の
各部の波形図である。 （２）・・・磁気ディスク、■・・・回転体、（【６１
・・・ディスク回転用モータ、（１９口（至）・・・磁
気ヘッド、翰・・・ステッピングモータ、０１）・・・
制御回路、Ｑ・・・電源端子、１２３１・・・スイッチ
ング・トランジスタ、器・・・回転検出器、０１）・・
・レディ検出回路、Ｃ３４・・・電源オン検出回路、（
至）・・・ディスク挿入検出回路、（４１・・・モータ
オン信号供給回路、（４す・・・プリレディ検出回路、
（４７）・・・ステップ信号供給端子、５３）・・・ト
ランジスタ、５七・・・ダイオード、６勺・・・＋５Ｖ
電源ライン、（６２・・・ステッピングモータ電圧遮断
制御用ＯＲゲート、（６り・・・一定時間パルス発生回
路、田・・・１２Ｖ印加時間決定用ＯＲゲト。

Claims (2)

【特許請求の範囲】
1. （１）記録媒体ディスクを回転するためのディスク回転
   機構と、 記録又は再生を行うための変換器と、 ステップ信号に応答して前記変換器を前記ディスクのト
   ラック交差方向に移動させるステッピングモータを含む
   ヘッド移動機構と、 前記ステッピングモータのステップ駆動期間と前記ディ
   スクが正常回転速度に達する少し前の時点を含む一定期
   間と前記変換器を前記ディスクに接触させる時点を含む
   一定期間とにおいて前記ステッピングモータに所定電圧
   を供給し、前記ディスクが回転していない期間に前記ス
   テッピングモータに前記所定電圧よりも低い電圧を供給
   するモータ電圧制御供給回路と から成るディスク装置。
2. （２）前記低い電圧は零ボルトである特許請求の範囲第
   １項記載のディスク装置。