JPH02244720A - 半導体集積回路の製造方法 - Google Patents

半導体集積回路の製造方法

Info

Publication number
JPH02244720A
JPH02244720A JP6554889A JP6554889A JPH02244720A JP H02244720 A JPH02244720 A JP H02244720A JP 6554889 A JP6554889 A JP 6554889A JP 6554889 A JP6554889 A JP 6554889A JP H02244720 A JPH02244720 A JP H02244720A
Authority
JP
Japan
Prior art keywords
etching
contact hole
semiconductor integrated
integrated circuit
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6554889A
Other languages
English (en)
Inventor
Yoshiyuki Sakai
善行 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP6554889A priority Critical patent/JPH02244720A/ja
Publication of JPH02244720A publication Critical patent/JPH02244720A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野〕 本発明は、絶縁膜に微細なコンタクトホールを、上層の
金属配線が断線しないような緩やかなテーパを持たせて
形成する半導体集積回路の製造方法に関する。
〔従来の技術〕
半導体集積回路の高集積化に伴い、コンタクトホールの
アスペクト比が大きくなり、コンタクトホールの上層に
設けられる配線が断線しやすくなる。そこで微細コンタ
クトホールを上層配線が断線しないように形成する技術
が必要となってきている。従来の微細コンタクトホール
形成方法には、酸素を混じたガスを用いるドライエツチ
ングによるレジストの後退を利用して傾斜した開口部を
形成するテーパエッチ法、あるいは等方性エツチングを
利用して球面状開口部を形成するラウンドエッチ法が適
用されている。
〔発明が解決しようとする課題〕
従来のテーパエッチ法においては、レジストの後退を利
用するため寸法制御が困難で安定したテ−バ角が得られ
ない、またエツチングプロセスが13[91iとなりス
ルーブツトが低下するという問題があった。
一方、ラウンドエッチ法においては、テーバが上部にい
くにつれて急になり、開口部が緩やかになりにくいとい
う問題があった。
本発明の目的は、開口部が緩やかなテーバをもつコンタ
クトホールを簡単なプロセスで絶縁膜に安定して形成す
る半導体集積回路の製造方法を提供することにある。
〔課社を解決するための手段〕
L記の目的の達成のために本発明は、配線の下層となる
絶縁膜にコンタクトホールを形成する際に、絶縁膜の材
料として加熱により流動性をも−)ものを選び、等方性
エツチングにより面取りエツチングを行い、次に異方性
エツチングにより絶縁膜面に垂直な穴を明け、次いで熱
処理により絶縁膜をリフローさせるものとする1等方性
工・7チングとしては、湿式エツチングまたはプラズマ
エツチングを行うことが有効である。異方性エツチング
としては、反応性・イオンエツチングを行うことが有効
である。
〔作用〕
コンタクトホールの形成を、面取りエツチング(ラウン
ドエッチ)工程、異方性エツチング工程および緩やかな
テーバを作るリフロー工程の31゜程に分けたので、各
工程のプロセスを制御することにより、所期の緩やかな
テーパ査もつ関口部を有するコンタクトホールが、微細
な場合も精度よく形成できる。
(実施例) 第1図(111〜telは本発明の一実施例のコンタク
トホール形成法の工程を示し、第1図fa+においてシ
リコン基板1には表面に7 sio! %のりんを含む
りんガラス (PSG)III2が1μの厚さに被覆さ
れている。このPSGは後の工程のりフローの可能な材
料であり、代わりにほう素を添加したBPSGなどでも
よい、またリフロー時に下地31基板1へのPなどの拡
散が問題となる場合、PSGのFへSiOx膜を形成し
ておく、まず、第1図中)に示すようにコンタクトホー
ルのレジストパターン3を形成する0次に、HFを用い
た湿式エツチング庖行い、第1図te)に示すようにP
SGIII12の半分程度がなくなるまで一定時間等方
性エソヂングを行う、この後、ふっ素系のガスを使った
反応性イオンエツチング(RIE)を行い、第1図fd
lに示ずようにPSG膜2がなくなるまで異方性エツチ
ングを実施する。さらに、レジスト3を除去した後95
0℃のスチーム中での10分間の熱処理によりリフロー
工程を行うと第1図+111に示すような上部関口部の
テーバが緩やかな形状のコンタクトホール4が形成され
る。リフロー後、コンタクトホールの底のシリコン面上
に酸化膜が形成されている場合は、これを除去するため
のウェット処理またはドライ処理が配線形成前に必要で
ある。
このようにして形成される上部に緩やかなテーバ面、下
部に垂直側壁を持つコンタクトホー・ルの形状は、湿式
エツチングあるいはりフローの条件を変えることにより
制御可能である。
本発明の他の実施例では、第1図telに示し、た等方
性エツチングをふっ素系のガスを用いたプラズマエツチ
ングで行う、その他の工程は上記の実施例と同様で、同
様な形状のコンタクトホールが形成できる。
〔発明の効果〕
本発明によれば、コンタクトホールの形成を面取りのた
めの等方性エツチング、垂直な開孔のための異方性のド
ライエツチング、リフローの3−1m程に分け、レジス
トの後退を利用セす、面取り面のりフローを行うため、
寸法精度よく、開口部に緩やかなテーバを有し、上層配
線の被覆性のよいコンタクトホールが形成できる。また
各工程の制御によりテーバ角の調整も可能であり、スル
ーブツトの低下もない。
【図面の簡単な説明】
第1図(Δ)〜(イ)は本発明の−・つの−・実施例の
工程を順次示す断面図である。

Claims (1)

  1. 【特許請求の範囲】 1)配線の下層となる絶縁膜にコンタクトホールを形成
    する際に、絶縁膜の材料として加熱により流動性をもつ
    ものを選び、等方性エッチングにより面取りエッチング
    を行い、次に異方性エッチングにより絶縁膜面に垂直な
    穴を明け、次いで熱処理により絶縁膜をリフローさせる
    ことを特徴とする半導体集積回路の製造方法。 2)等方性エッチングとして湿式エッチングを行うこと
    を特徴とする請求項1記載の半導体集積回路の製造方法
    。 3)等方性エッチングとしてプラズマエッチングを行う
    ことを特徴とする請求項1記載の半導体集積回路の製造
    方法。 4)異方性エッチングとして反応性イオンエッチングを
    行うことを特徴とする請求項1、2または3記載の半導
    体集積回路の製造方法。
JP6554889A 1989-03-17 1989-03-17 半導体集積回路の製造方法 Pending JPH02244720A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6554889A JPH02244720A (ja) 1989-03-17 1989-03-17 半導体集積回路の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6554889A JPH02244720A (ja) 1989-03-17 1989-03-17 半導体集積回路の製造方法

Publications (1)

Publication Number Publication Date
JPH02244720A true JPH02244720A (ja) 1990-09-28

Family

ID=13290177

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6554889A Pending JPH02244720A (ja) 1989-03-17 1989-03-17 半導体集積回路の製造方法

Country Status (1)

Country Link
JP (1) JPH02244720A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05291247A (ja) * 1992-04-06 1993-11-05 Nippon Telegr & Teleph Corp <Ntt> 半導体装置の製造方法
US5629237A (en) * 1994-10-24 1997-05-13 Taiwan Semiconductor Manufacturing Company Ltd. Taper etching without re-entrance profile

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05291247A (ja) * 1992-04-06 1993-11-05 Nippon Telegr & Teleph Corp <Ntt> 半導体装置の製造方法
US5629237A (en) * 1994-10-24 1997-05-13 Taiwan Semiconductor Manufacturing Company Ltd. Taper etching without re-entrance profile

Similar Documents

Publication Publication Date Title
US4604162A (en) Formation and planarization of silicon-on-insulator structures
US4487652A (en) Slope etch of polyimide
JPS63173330A (ja) 傾斜コンタクトエッチ方法
JPH0519977B2 (ja)
EP0406025B1 (en) Method for fabricating a semiconductor device in which an insulating layer thereof has a uniform thickness
US4705597A (en) Photoresist tapering process
US6074957A (en) Methods of forming openings and methods of controlling the degree of taper of openings
JPH02244720A (ja) 半導体集積回路の製造方法
US4705596A (en) Simultaneous plasma sculpturing and dual tapered aperture etch
JPH03280532A (ja) 半導体装置の製造方法
JPH051977B2 (ja)
JPS5936929A (ja) 半導体装置の製造方法
JPH05283407A (ja) 半導体装置の製造方法
JPS6191929A (ja) ドライエツチング方法
JPS6068613A (ja) 半導体装置の製造方法
WO1984004996A1 (en) Process for fabricating semiconductor structures
JPH02292824A (ja) 半導体装置の製造方法
KR930008841B1 (ko) 반도체 제조중 콘택트홀의 형성방법
JPH0562458B2 (ja)
JPS59202648A (ja) 半導体装置の製造方法
CN118448353A (zh) 一种硅通孔的制造方法
US20040014311A1 (en) Method for manufacturing a semiconductor device
JPH11260755A (ja) 半導体デバイスのコンタクトホール及びその形成方法
JPH02125427A (ja) コンタクト孔形成法
JPS6043829A (ja) ドライエッチング方法