JPS6043829A - ドライエッチング方法 - Google Patents
ドライエッチング方法Info
- Publication number
- JPS6043829A JPS6043829A JP58151436A JP15143683A JPS6043829A JP S6043829 A JPS6043829 A JP S6043829A JP 58151436 A JP58151436 A JP 58151436A JP 15143683 A JP15143683 A JP 15143683A JP S6043829 A JPS6043829 A JP S6043829A
- Authority
- JP
- Japan
- Prior art keywords
- gas
- etching
- polysilicon film
- film
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
- H10P50/26—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials
- H10P50/264—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means
- H10P50/266—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only
- H10P50/267—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only using plasmas
- H10P50/268—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only using plasmas of silicon-containing layers
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はポリシリコン膜のドライエツチング方法に関す
る。
る。
シリコン半導体集積回路の製造，特にＭＯＳ型集積回路
の製造においては，ケ゛−１・電極材料としてポリシリ
コン膜を使用している場合が多いので。
の製造においては，ケ゛−１・電極材料としてポリシリ
コン膜を使用している場合が多いので。
ポリシリコン膜のエツチングが非常に重要な技術になっ
ている。
ている。
従来，ポリシリコン膜をドライエツチングする場合，反
応性ガスとしてＣＦ４ガスを主に用いる７０ロセスは，
、Ｉ？ポリシリコン膜マスク制として使用されるホトレ
ジストの下に大きなアングカノトが入るため，パターン
の微細化が要求される超ＬＳＩの・母ターン形成におけ
るポリシリコン膜上，チング工程としては不適であった
。
応性ガスとしてＣＦ４ガスを主に用いる７０ロセスは，
、Ｉ？ポリシリコン膜マスク制として使用されるホトレ
ジストの下に大きなアングカノトが入るため，パターン
の微細化が要求される超ＬＳＩの・母ターン形成におけ
るポリシリコン膜上，チング工程としては不適であった
。
これに対し，反応性ガスとして塩素を含むガス系の反応
性イオンエツチング技術により，異方性エツチング特性
が得られるようになったが，反応性ガスとして塩素を含
むガス系では、パターン精度の点や、下地の酸化膜に対
する選択比などの点で不十分な点が多かった。例えば２
反応性ガスとしてＣＣ４４ガスを主に用いるエツチング
では、ホトレノストに対する選択比が低かったり、下地
の酸化膜上に残渣を残したりしだ。又、ＣＣｔ３Ｆガス
を用いるエツチングでは、エツチングの終了後下地に多
くの残渣が残る場合があった。又、 ｃｔ２ソｔスを含
む系でのエツチングでは、 Ｃｔ２ガスの量を七分制御
しないと大きなアンダカットが入る場合がアシ、・工、
チング後にホトレジストが変形する場合も見られた。一
方、ＣＣｌ２Ｆ２がスを用いるエツチングでは、ホトレ
ノストや下地の酸化膜に対する選択比も大きく、エツチ
ング速度も速いため、他のガス系に比較して優れだエツ
チング特性を示すものの、ポリシリコン膜と下地の酸化
膜との間に大きなアンダカットが入ることが観測され、
超ＬＳＩにおけるポリシリコン膜のエツチングに使用さ
れる反応性ガスとしては、非常に使い難いことが判明し
た。
性イオンエツチング技術により，異方性エツチング特性
が得られるようになったが，反応性ガスとして塩素を含
むガス系では、パターン精度の点や、下地の酸化膜に対
する選択比などの点で不十分な点が多かった。例えば２
反応性ガスとしてＣＣ４４ガスを主に用いるエツチング
では、ホトレノストに対する選択比が低かったり、下地
の酸化膜上に残渣を残したりしだ。又、ＣＣｔ３Ｆガス
を用いるエツチングでは、エツチングの終了後下地に多
くの残渣が残る場合があった。又、 ｃｔ２ソｔスを含
む系でのエツチングでは、 Ｃｔ２ガスの量を七分制御
しないと大きなアンダカットが入る場合がアシ、・工、
チング後にホトレジストが変形する場合も見られた。一
方、ＣＣｌ２Ｆ２がスを用いるエツチングでは、ホトレ
ノストや下地の酸化膜に対する選択比も大きく、エツチ
ング速度も速いため、他のガス系に比較して優れだエツ
チング特性を示すものの、ポリシリコン膜と下地の酸化
膜との間に大きなアンダカットが入ることが観測され、
超ＬＳＩにおけるポリシリコン膜のエツチングに使用さ
れる反応性ガスとしては、非常に使い難いことが判明し
た。
本発明の目的は、 ｃｃｚ、２ｐ２ガスの優れたエツチ
ング特性を維持し、かつＣＣｔ２ Ｆ ２ ｇスで生じ
る特異なアンダカソトを全く生じさせない異方性エツチ
ングを行うことができるドライエツチング方法を提供す
ることにある。
ング特性を維持し、かつＣＣｔ２ Ｆ ２ ｇスで生じ
る特異なアンダカソトを全く生じさせない異方性エツチ
ングを行うことができるドライエツチング方法を提供す
ることにある。
本発明は、 ＣＣ４２Ｆ２ガスにＮ２ガスを混入したガ
ス系によシトライエツチングを行うことを特徴とし。
ス系によシトライエツチングを行うことを特徴とし。
本発明による方法を用いることにより、ポリシリコン膜
を、下地の酸化膜やホトレノストに；ｒ＝Ｊｉ、て大き
な選択比を保ちながら異方性エツチングを行うことがで
きる。
を、下地の酸化膜やホトレノストに；ｒ＝Ｊｉ、て大き
な選択比を保ちながら異方性エツチングを行うことがで
きる。
以下２図面を参照して本発明の詳細な説明する。
第１図を参照すると、従来による反応性ガスとしてＣＣ
ｌ２Ｆ２ガスを用いて反応性イオンエツチング装置によ
シトライエツチング処理゛２施しだ場合のポリシリコン
の断面図が示されている。
ｌ２Ｆ２ガスを用いて反応性イオンエツチング装置によ
シトライエツチング処理゛２施しだ場合のポリシリコン
の断面図が示されている。
第１図において、１０１はシリコンウェーハ１０２上に
成長させた厚さ数百Ｘのシリコン酸化膜１０３の上に付
着された７ｒ＠ ｌ）シリコン膜である。
成長させた厚さ数百Ｘのシリコン酸化膜１０３の上に付
着された７ｒ＠ ｌ）シリコン膜である。
この被エツチング膜なるポリシリコン膜１０１土には、
エツチングマスクとしてホトレジスト１０４が塗布され
ており１反応性イオンエツチング処理が施される。この
時、第１図に示されるような。
エツチングマスクとしてホトレジスト１０４が塗布され
ており１反応性イオンエツチング処理が施される。この
時、第１図に示されるような。
ポリシリコン膜１０１とシリコン酸化膜１０３の界面に
大きなアンダカノト１０５が生じる。このアンダカット
は、ＣＣｌ２Ｆ２ガスの流量に依存し。
大きなアンダカノト１０５が生じる。このアンダカット
は、ＣＣｌ２Ｆ２ガスの流量に依存し。
ＣＣｌ２Ｆ２の流量が少いとアンダカッ）：ｉ’ｉ′よ
減少する。
減少する。
しかし、 ＣＣｌ２Ｆ２ガスのみによるエツチングでは
。
。
この特異なアンダカッ）１０５を防ぐことは出来ない。
第２図を参照すると２本発明によるドライエツチング方
法、すなわち反応性ガスとしてＣＣ２２Ｆ２とＮ２の混
合ガスを用いて反応性イオンエツチング装置によシトラ
イエツチング処理を施しだ場合のポリシリコンの断面図
の一例が示さ九ている。
法、すなわち反応性ガスとしてＣＣ２２Ｆ２とＮ２の混
合ガスを用いて反応性イオンエツチング装置によシトラ
イエツチング処理を施しだ場合のポリシリコンの断面図
の一例が示さ九ている。
すなわち、第２図には２シリコンウエーハ２０２上に成
長させたシリコン酸化膜２０３上の、ホトレノスＩ−２
０４をエツチングマス゛りとしたポリシリコン膜２０１
に２反応性インオンエツチング処理を施した断面が示さ
れているが２反応性ガスとしてｙ＄ｃｔ２Ｆ、、ガスに
Ｎ２がスを混合したガスによりエツチングすることによ
り’ 、、ｐす／リコ／Ｊｌｌｚｏ＋とシリコン酸化膜
２０３の界面２０５において全くアンダカットの生じな
い異方性エツチングを行うことができた。その上、ポリ
シリコン膜のエツチングが完工する丑での時間の２倍以
上のオーバーエツチングを行なっても、全くアンダカッ
トを生じない断面形状を得ることができだ。
長させたシリコン酸化膜２０３上の、ホトレノスＩ−２
０４をエツチングマス゛りとしたポリシリコン膜２０１
に２反応性インオンエツチング処理を施した断面が示さ
れているが２反応性ガスとしてｙ＄ｃｔ２Ｆ、、ガスに
Ｎ２がスを混合したガスによりエツチングすることによ
り’ 、、ｐす／リコ／Ｊｌｌｚｏ＋とシリコン酸化膜
２０３の界面２０５において全くアンダカットの生じな
い異方性エツチングを行うことができた。その上、ポリ
シリコン膜のエツチングが完工する丑での時間の２倍以
上のオーバーエツチングを行なっても、全くアンダカッ
トを生じない断面形状を得ることができだ。
なお２本発明においても、ポリシリコンの異方性エツチ
ング特性を維持しながら最適エツチングを行なう為には
ガス流量比、エツチング圧力、高周波電力等を適切に設
定する必要がある。
ング特性を維持しながら最適エツチングを行なう為には
ガス流量比、エツチング圧力、高周波電力等を適切に設
定する必要がある。
例えばＮ２ガスの混合量が少ない場合は、 ＣＣｌ２Ｆ
２ガスで得られるのと同様のアンダカノトが見られるし
、又、Ｎ２ガスの流量が多いと４？リンリコンのエツチ
ング速度が遅くなる。この為Ｎ２ガスの混合量を・ＣＣ
ｌ２Ｆ２ガスとＮ２ガスとを加えた総流量の流量比で５
％以上ないしは８０％以下の範囲に設定するのが望まし
い。
２ガスで得られるのと同様のアンダカノトが見られるし
、又、Ｎ２ガスの流量が多いと４？リンリコンのエツチ
ング速度が遅くなる。この為Ｎ２ガスの混合量を・ＣＣ
ｌ２Ｆ２ガスとＮ２ガスとを加えた総流量の流量比で５
％以上ないしは８０％以下の範囲に設定するのが望まし
い。
又、エツチング圧力があまシ低すぎるとホトレ−シスト
に対する選択比が低下して、パターンの転写精度が悪く
なる。この為エツチング圧力は４Ｐａ以上に設定するの
が望ましい。発明者等の実験結果では２本発明による最
適エツチング条件は下記に示す値であった。
に対する選択比が低下して、パターンの転写精度が悪く
なる。この為エツチング圧力は４Ｐａ以上に設定するの
が望ましい。発明者等の実験結果では２本発明による最
適エツチング条件は下記に示す値であった。
ＣＣｔ２Ｆ２４０ＳＣＣＭ
Ｎ、２ １２８ＣＣＭ
エツチング圧力 １６Ｐａ
エツチングパワー ０．１７ Ｗ／ｃｍ２丑だこの時得
られたポリンリコンのエツチング速度は２０００Ｘ／ｍ
１ｎ以上であシ、シリコン酸化膜に対する選択比は２０
以上、ホトレノストに対しても１０以上の値が得られた
。又２本発明を用いることによシ、マスクパターンの幅
を０．１μｍ以内の差でＩリシリコン・ぐターンに転写
出来、さらにオーバーエツチングを長時同行なっても・
母ターン幅が縮少しないため、微細加工のめられる超Ｌ
ＳＩの製造プロセス、特に大量生産用のプロセスとして
適用出来る。
られたポリンリコンのエツチング速度は２０００Ｘ／ｍ
１ｎ以上であシ、シリコン酸化膜に対する選択比は２０
以上、ホトレノストに対しても１０以上の値が得られた
。又２本発明を用いることによシ、マスクパターンの幅
を０．１μｍ以内の差でＩリシリコン・ぐターンに転写
出来、さらにオーバーエツチングを長時同行なっても・
母ターン幅が縮少しないため、微細加工のめられる超Ｌ
ＳＩの製造プロセス、特に大量生産用のプロセスとして
適用出来る。
なお、ホトレノストの替わ９に耐エツチング膜を使用し
てもよいし、抜工、チング膜がリン、ヒ素、ボロン等を
ドーグしたポリシリコン膜であってもよいのは言うまで
もない。
てもよいし、抜工、チング膜がリン、ヒ素、ボロン等を
ドーグしたポリシリコン膜であってもよいのは言うまで
もない。
第１図は従来による反応性ガスとしてＣＣｔ２Ｆ２ＣＣ
２Ｆ２ガスリシリコン膜をエツチングした時の・ぐター
ンの断面図２第２図は本発明による反応性ガスとしてＣ
Ｃ４２Ｆ２ガスにＮ２ガスを混合したガスを用いてポリ
シリコン膜をエツチングした時のがターンの断面図であ
る。 ・ １０１．２０１・・・ポリシリコン膜、１．０２ 。 ２０２・・シリコンウェーッー１０３，２０３・・シリ
オ、 コン酸化Ｍ 、 １０４ 、２０４−≠≠）レノスト。 １０５．２０５・・・ポリシリコン膜と酸化膜の界面。
２Ｆ２ガスリシリコン膜をエツチングした時の・ぐター
ンの断面図２第２図は本発明による反応性ガスとしてＣ
Ｃ４２Ｆ２ガスにＮ２ガスを混合したガスを用いてポリ
シリコン膜をエツチングした時のがターンの断面図であ
る。 ・ １０１．２０１・・・ポリシリコン膜、１．０２ 。 ２０２・・シリコンウェーッー１０３，２０３・・シリ
オ、 コン酸化Ｍ 、 １０４ 、２０４−≠≠）レノスト。 １０５．２０５・・・ポリシリコン膜と酸化膜の界面。
Claims (1)
- 【特許請求の範囲】 ｊ ホトレノスト をマスクした，ポリシリコン膜又はリン、ヒ素。 ボロン等をドーグしたポリシリコン膜からなる被エツチ
ング膜を，導入した応答性ガスに高周波電界を印加して
発生させたプラズマ雰囲気中でドライエツチングする方
法において，上記反応性ガスとしてＣＣｌ２Ｆ３とＮ２
の混合ガスを用いることを特徴とするドライエ、チング
方法。 ２ 上記ＣＣｔ２Ｆ２とＮ２の混合ガスの〔Ｎ２ガスの
流量〕／〔ＣＣｔ２Ｆ２ガスとＮ２ガスの総流量〕が５
条以上８０％以下の範囲にある特許請求の範囲第１項記
載のドライエ、チング方法。 ３ 上記ＣＣｔ２Ｆ２とＮ２の混合ガスのエツチング圧
力が４ Ｐａ以上である特許請求の範囲第１項記載のド
ライエツチング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58151436A JPS6043829A (ja) | 1983-08-19 | 1983-08-19 | ドライエッチング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58151436A JPS6043829A (ja) | 1983-08-19 | 1983-08-19 | ドライエッチング方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6043829A true JPS6043829A (ja) | 1985-03-08 |
| JPH0426209B2 JPH0426209B2 (ja) | 1992-05-06 |
Family
ID=15518567
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58151436A Granted JPS6043829A (ja) | 1983-08-19 | 1983-08-19 | ドライエッチング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6043829A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6252932A (ja) * | 1985-08-27 | 1987-03-07 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | プラズマ・エツチング方法 |
| US5545290A (en) * | 1987-07-09 | 1996-08-13 | Texas Instruments Incorporated | Etching method |
| US6110838A (en) * | 1994-04-29 | 2000-08-29 | Texas Instruments Incorporated | Isotropic polysilicon plus nitride stripping |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58100683A (ja) * | 1981-12-12 | 1983-06-15 | Nippon Telegr & Teleph Corp <Ntt> | プラズマエツチング方法 |
-
1983
- 1983-08-19 JP JP58151436A patent/JPS6043829A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58100683A (ja) * | 1981-12-12 | 1983-06-15 | Nippon Telegr & Teleph Corp <Ntt> | プラズマエツチング方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6252932A (ja) * | 1985-08-27 | 1987-03-07 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | プラズマ・エツチング方法 |
| US5545290A (en) * | 1987-07-09 | 1996-08-13 | Texas Instruments Incorporated | Etching method |
| US6110838A (en) * | 1994-04-29 | 2000-08-29 | Texas Instruments Incorporated | Isotropic polysilicon plus nitride stripping |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0426209B2 (ja) | 1992-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3300632B2 (ja) | 半導体装置のエッチング方法 | |
| JP2903884B2 (ja) | 半導体装置の製法 | |
| JPH04105321A (ja) | 半導体装置の製造方法 | |
| JPH0496222A (ja) | 半導体装置の製造方法 | |
| JPS63117423A (ja) | 二酸化シリコンのエツチング方法 | |
| JPS6043829A (ja) | ドライエッチング方法 | |
| JPS6210311B2 (ja) | ||
| JPH03241740A (ja) | 半導体装置の製造方法 | |
| JPH03222417A (ja) | 半導体装置の製造方法 | |
| JPS61251138A (ja) | ドライエツチング方法 | |
| JPS6272129A (ja) | 半導体装置の製造方法 | |
| JPH01248522A (ja) | 高融点金属配線層の形成方法 | |
| JPS62106629A (ja) | 半導体装置の製造方法 | |
| KR960005555B1 (ko) | 반도체 소자 격리막 제조방법 | |
| TW502335B (en) | Method for controlling the line width of polysilicon gate by an etching process of a hard mask layer | |
| JPS615523A (ja) | ドライエツチングの方法 | |
| JPS5887276A (ja) | ドライエツチング後処理方法 | |
| JPH0362518A (ja) | エッチング方法 | |
| JPH01230238A (ja) | ドライエッチング方法 | |
| JPH01243426A (ja) | レジスト膜のエツチング方法 | |
| JPS63492A (ja) | ドライエツチング方法 | |
| JPS60149136A (ja) | 半導体装置の製造方法 | |
| JPH0645290A (ja) | 半導体装置の製造方法 | |
| JPH02276244A (ja) | ゲート電極の形成方法 | |
| JPH01214025A (ja) | 半導体装置の製造方法 |