JPH02244732A - 電子素子の固着方法 - Google Patents
電子素子の固着方法Info
- Publication number
- JPH02244732A JPH02244732A JP1065672A JP6567289A JPH02244732A JP H02244732 A JPH02244732 A JP H02244732A JP 1065672 A JP1065672 A JP 1065672A JP 6567289 A JP6567289 A JP 6567289A JP H02244732 A JPH02244732 A JP H02244732A
- Authority
- JP
- Japan
- Prior art keywords
- period
- solder
- electronic element
- brazing material
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/0711—Apparatus therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/013—Manufacture or treatment of die-attach connectors
- H10W72/01308—Manufacture or treatment of die-attach connectors using permanent auxiliary members, e.g. using alignment marks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
- H10W72/07311—Treating the bonding area before connecting, e.g. by applying flux or cleaning
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
Landscapes
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、トランジスタ、ダイオード、IC等の電子素
子を支持板に対してろう材を介して固着する方法に関し
、更に詳しくは、電子素子と支持体との間に介在するろ
う材層の熱抵抗を減少させることができる電子素子の固
着方法に関するものである。
子を支持板に対してろう材を介して固着する方法に関し
、更に詳しくは、電子素子と支持体との間に介在するろ
う材層の熱抵抗を減少させることができる電子素子の固
着方法に関するものである。
〔従来の技術及び発明が解決しよ5とする課題〕電力用
半導体装置の多くは、半導体素子(半導体チツプフが放
熱板を兼ねる支持板に半田を介して固着された構造とな
っている。半導体素子の支持板への固着は、一般にす7
0−法と称される固着方法あるいはダイボンディング法
と称される固着方法で行われる。以下、この2つの固着
方法について簡単に説明する。リフロー法では、まず、
支持板の半導体素子を固着丁べき部分、即ち被固着部に
ペースト半田(粘着性な有するクリーム状の半田)を所
定の厚みで供給する。ペースト半田の供給はスクリーン
印刷によって行われることが多い。次に、このペースト
半田の上に固着すべき半導体素子な載置する。載置され
た半導体素子は、ペースト半田の粘着力によって支持板
に仮固着される。次に、この支持板を加熱炉等で加熱し
て、支持板上のペースト半田を溶融させる(以下、この
工程を単にリフ〇−と言5)。リフロー後に半田]を冷
却丁れば、半導体素子は固化した半田を介して支持板に
固着される。一方、ダイボンディング法では、”まず、
支持板の被固着面に11契形化した板状の半田を供給す
る。支持板を半田の溶融温度以上に加熱しておくことに
よジ、支持板に供給された板状の半田はこれにより溶融
゛fる。次に、この半田を若干覚拌してから、半田の上
に半導体素子を載置し、支持板上で半田を介して擦動さ
せる。
半導体装置の多くは、半導体素子(半導体チツプフが放
熱板を兼ねる支持板に半田を介して固着された構造とな
っている。半導体素子の支持板への固着は、一般にす7
0−法と称される固着方法あるいはダイボンディング法
と称される固着方法で行われる。以下、この2つの固着
方法について簡単に説明する。リフロー法では、まず、
支持板の半導体素子を固着丁べき部分、即ち被固着部に
ペースト半田(粘着性な有するクリーム状の半田)を所
定の厚みで供給する。ペースト半田の供給はスクリーン
印刷によって行われることが多い。次に、このペースト
半田の上に固着すべき半導体素子な載置する。載置され
た半導体素子は、ペースト半田の粘着力によって支持板
に仮固着される。次に、この支持板を加熱炉等で加熱し
て、支持板上のペースト半田を溶融させる(以下、この
工程を単にリフ〇−と言5)。リフロー後に半田]を冷
却丁れば、半導体素子は固化した半田を介して支持板に
固着される。一方、ダイボンディング法では、”まず、
支持板の被固着面に11契形化した板状の半田を供給す
る。支持板を半田の溶融温度以上に加熱しておくことに
よジ、支持板に供給された板状の半田はこれにより溶融
゛fる。次に、この半田を若干覚拌してから、半田の上
に半導体素子を載置し、支持板上で半田を介して擦動さ
せる。
その後、支持板の温度を下げて半B]を固化して半導体
素子を支持板に固着する。
素子を支持板に固着する。
周知のとおり、電力用半導体装置では、放熱性の向上が
大きな課題となっている。このため、半導体素子と支持
板の間に介在する半田層の熱抵抗は極力小さくする必要
がある。上記のダイボンデインク法によ九ば、半導体素
子と支持板の間に介在する半田層の厚みを比較的薄くで
き、半田層中に含まれる気泡も比較的少なくできるため
、半田層の熱抵抗を小さくすることが可能である。しか
しなから、ダイボンディング法では、半導体素子を個別
に支持板に擦ジつけ℃固着するために、生産性向上の点
で問題があった。こハに比べて、リフロー法は生産性が
良い。しかしながら、リフn−法では、半田層を薄く形
成することが困難であジ、半田層中に含まれる気泡も多
くなる。このため、半田層の熱抵抗を十分に小さくでき
なかった。
大きな課題となっている。このため、半導体素子と支持
板の間に介在する半田層の熱抵抗は極力小さくする必要
がある。上記のダイボンデインク法によ九ば、半導体素
子と支持板の間に介在する半田層の厚みを比較的薄くで
き、半田層中に含まれる気泡も比較的少なくできるため
、半田層の熱抵抗を小さくすることが可能である。しか
しなから、ダイボンディング法では、半導体素子を個別
に支持板に擦ジつけ℃固着するために、生産性向上の点
で問題があった。こハに比べて、リフロー法は生産性が
良い。しかしながら、リフn−法では、半田層を薄く形
成することが困難であジ、半田層中に含まれる気泡も多
くなる。このため、半田層の熱抵抗を十分に小さくでき
なかった。
そこで、リフローの際に、半導体素子の上に錘を載置し
て、半田層を薄く形成する試みがなさtた。
て、半田層を薄く形成する試みがなさtた。
この方法によれば、半田層が半導体素子を介して押圧さ
れるため、半田層を薄く形成することができる。しかし
ながら、薄く形成された半田層中に多くの気泡が残存す
るため、熱抵抗を十分に小さくすることは困難であった
。
れるため、半田層を薄く形成することができる。しかし
ながら、薄く形成された半田層中に多くの気泡が残存す
るため、熱抵抗を十分に小さくすることは困難であった
。
そこで、本発明は、上記の問題を解決し、リフロー法に
基づく固着方法において、電子素子と支持板の間に介在
するろう材の熱抵抗を十分に小さくすることができる電
子素子の固着方法を提供することを目的とする。
基づく固着方法において、電子素子と支持板の間に介在
するろう材の熱抵抗を十分に小さくすることができる電
子素子の固着方法を提供することを目的とする。
上記目的を達成するだめの本発明は、支持体の所定箇所
にろう材を供給し、前記ろう材の上に電子素子を載置し
、前記ろう材を加熱して溶融することで前記電子素子を
[1」記支持体に対して前記ろう相を介して固着する方
法におい又、前記ろう材の溶融期間内における第1の期
間に、前記電子素子に対して前記支持体に押し付ける方
向の押圧力を加えて前記電子素子と前記支持板の間に介
在1−る前記ろう材の厚みを第1の層厚にする第1の工
程と、前記溶融期間内における第1の期間よシも後の一
部の期間である第2の期間に、押圧力を加えないか、押
圧力を第1の工程よりも弱めるか、あるいは前記押圧力
とは反対の方向の引張り力を前記電子素子に加えて前記
電子素子と前記支持体の間に介在する前記ろう材の厚み
を前記第1の層厚よりも大きい第2の層厚とする第2の
工程と、前記溶融期間内における前記第2の期間よりも
後の全部又は一部の期間である第3の期間に、前記第2
の工程で押圧力を加えない場合あるいは引張り力を加え
た場合は、押圧力を加えて、前記第2の工程で押圧力を
加えた場合はそわよりも大きい押圧力を加えて、前記電
子素子と前記支持体の間に介在する前記ろう材の厚みを
前記第2の層厚よジも小さい層厚とする第3の工程と、
前記第6の層厚の状態から前記ろう材を固化させて前記
ろう材を介して前記電子素子を前記支持体に固着する第
4の工程とを有することを特徴とする電子素子の固着方
法に係わるものである。
にろう材を供給し、前記ろう材の上に電子素子を載置し
、前記ろう材を加熱して溶融することで前記電子素子を
[1」記支持体に対して前記ろう相を介して固着する方
法におい又、前記ろう材の溶融期間内における第1の期
間に、前記電子素子に対して前記支持体に押し付ける方
向の押圧力を加えて前記電子素子と前記支持板の間に介
在1−る前記ろう材の厚みを第1の層厚にする第1の工
程と、前記溶融期間内における第1の期間よシも後の一
部の期間である第2の期間に、押圧力を加えないか、押
圧力を第1の工程よりも弱めるか、あるいは前記押圧力
とは反対の方向の引張り力を前記電子素子に加えて前記
電子素子と前記支持体の間に介在する前記ろう材の厚み
を前記第1の層厚よりも大きい第2の層厚とする第2の
工程と、前記溶融期間内における前記第2の期間よりも
後の全部又は一部の期間である第3の期間に、前記第2
の工程で押圧力を加えない場合あるいは引張り力を加え
た場合は、押圧力を加えて、前記第2の工程で押圧力を
加えた場合はそわよりも大きい押圧力を加えて、前記電
子素子と前記支持体の間に介在する前記ろう材の厚みを
前記第2の層厚よジも小さい層厚とする第3の工程と、
前記第6の層厚の状態から前記ろう材を固化させて前記
ろう材を介して前記電子素子を前記支持体に固着する第
4の工程とを有することを特徴とする電子素子の固着方
法に係わるものである。
本発明においては、電子素子を支持体に対してろう付け
する際に、ろう材の溶融期間内の第1の期間で電子素子
に押圧力を加える。これにより、電子素子と支持体の間
に介在するろう材の層厚が小さくなり、ろう材層に含ま
れる気泡が減少する。
する際に、ろう材の溶融期間内の第1の期間で電子素子
に押圧力を加える。これにより、電子素子と支持体の間
に介在するろう材の層厚が小さくなり、ろう材層に含ま
れる気泡が減少する。
更に、溶融期間内の第2の期間でろう材の層厚を第1の
期間よりも増大させた後に、溶融期間内の第3の期間で
再び電子素子に押圧力を加える。これにより、電子素子
と支持体の間に介在するろつ材の層厚を小さくでき、か
つろう材内に含まれる気泡を第1の期間後よりも更に減
少できる。
期間よりも増大させた後に、溶融期間内の第3の期間で
再び電子素子に押圧力を加える。これにより、電子素子
と支持体の間に介在するろつ材の層厚を小さくでき、か
つろう材内に含まれる気泡を第1の期間後よりも更に減
少できる。
以下、本発明の一実施例に係わる半導体素子の固着方法
を第1図〜第3図を参照して説明する。
を第1図〜第3図を参照して説明する。
まず、第3図に示すリードフレーム1を用意する。リー
ドフレーム1け、図示のように複数個の支持体としての
半田付は可能な金属板にッケル被覆銅板)から成る支持
板2と、各々の支持板2に対応する外部リード3とを有
する。なお、支持板2の一方の主面には半田流れ出し防
止用溝2aが設けられ、この溝2aK囲まれた領域が半
導体素子の被固着部4となっている。
ドフレーム1け、図示のように複数個の支持体としての
半田付は可能な金属板にッケル被覆銅板)から成る支持
板2と、各々の支持板2に対応する外部リード3とを有
する。なお、支持板2の一方の主面には半田流れ出し防
止用溝2aが設けられ、この溝2aK囲まれた領域が半
導体素子の被固着部4となっている。
次に、第1図囚に示すように、リードフレーム1のすべ
ての支持822の被固着部4に半田5を供給する。半田
5は鉛と錫の合金半田であり、この段階では粘着性を有
するペースト状の半田である。
ての支持822の被固着部4に半田5を供給する。半田
5は鉛と錫の合金半田であり、この段階では粘着性を有
するペースト状の半田である。
また、半田5には、半田ぬれ性向上のためのロジン系の
7ラツクスが含有されている。半田5の供給は、従来例
と同様に周知のスクリーン印刷法によって行い、ペース
ト状#!−田を被固着部4に所望な厚み(約20μm)
に印刷する。このとき、半田5の中には第1図囚に示す
ように気泡11が含まれている。
7ラツクスが含有されている。半田5の供給は、従来例
と同様に周知のスクリーン印刷法によって行い、ペース
ト状#!−田を被固着部4に所望な厚み(約20μm)
に印刷する。このとき、半田5の中には第1図囚に示す
ように気泡11が含まれている。
次に、第1図(8)に示すように、被固着部4に供給さ
れた半田5の上に、半導体素子6を半田5に対して若干
押えつけて載置し、半導体素子6を支持板2に仮固着す
る。このとき、半導体素子6と支持板2の間に介在する
半田5の層厚は約17μmとなっている。図示は省略し
ているが、半導体素子乙の下面(支持板2に固着される
側の主面)全体にはニッケル電極が形成されている。
れた半田5の上に、半導体素子6を半田5に対して若干
押えつけて載置し、半導体素子6を支持板2に仮固着す
る。このとき、半導体素子6と支持板2の間に介在する
半田5の層厚は約17μmとなっている。図示は省略し
ているが、半導体素子乙の下面(支持板2に固着される
側の主面)全体にはニッケル電極が形成されている。
リードフレーム1の丁ぺての支持板2の被固着部4に、
半導体素子6が仮固着された後、リードフレーム1を牛
EI5の溶融温度以上に加#Ijる。
半導体素子6が仮固着された後、リードフレーム1を牛
EI5の溶融温度以上に加#Ijる。
本実施例では、リードフレーム1をヒーターブロック上
で移動させることによってリードフレーム1の加熱を行
5゜これによって、支持板2上に供給された半田5が溶
融する。ここで、リードフレーム1の温度は、ヒーター
ブロックに近づくにつれて上昇し、ヒーターブロック上
を移動するにつれて最高温度に達し、ヒーターブロック
から遠ざかるとともに低下する。したがって、リードフ
レーム1の移動により、半田5の温度は、第2図のよう
に変化する。即ち、to時点を出発点として、リードフ
レーム1がヒーターブロックの中央側に移動するにつれ
て半田5の温度は上昇して、11時点で半田溶融温度(
約179℃〕に達し、やがて13時点で最高温度(約2
90 ’C)に到達する。t3〜t4の最高温度の期間
(一定温度期間)は約20秒に設定さ九ている。一定温
度期間後、半田5の温度は下降し、16時点で溶融温度
以下となって固化する。なお、半田5の最高温度は半田
5に含有された7ラツクスの活性化温度(約240 ’
C)よりも十分に高い温度(約290℃〕に設定されて
いる。フラックスの活性化温度よりも高い期間は13時
点よフも少し前のt2時点から14時点よりも少し後の
15時点までである。
で移動させることによってリードフレーム1の加熱を行
5゜これによって、支持板2上に供給された半田5が溶
融する。ここで、リードフレーム1の温度は、ヒーター
ブロックに近づくにつれて上昇し、ヒーターブロック上
を移動するにつれて最高温度に達し、ヒーターブロック
から遠ざかるとともに低下する。したがって、リードフ
レーム1の移動により、半田5の温度は、第2図のよう
に変化する。即ち、to時点を出発点として、リードフ
レーム1がヒーターブロックの中央側に移動するにつれ
て半田5の温度は上昇して、11時点で半田溶融温度(
約179℃〕に達し、やがて13時点で最高温度(約2
90 ’C)に到達する。t3〜t4の最高温度の期間
(一定温度期間)は約20秒に設定さ九ている。一定温
度期間後、半田5の温度は下降し、16時点で溶融温度
以下となって固化する。なお、半田5の最高温度は半田
5に含有された7ラツクスの活性化温度(約240 ’
C)よりも十分に高い温度(約290℃〕に設定されて
いる。フラックスの活性化温度よりも高い期間は13時
点よフも少し前のt2時点から14時点よりも少し後の
15時点までである。
半田5か溶融温度を越えて溶融状態となると、半導体素
子6と支持板2との間に介在する半田5の層厚は、半導
体素子6の自重に基づく荷重によって減少すると思われ
る。しかしながら、実際には、半導体素子6の自重程度
で半田5の層厚が減少することはほとんどない。このた
め、半田5の温度が溶融温度に達し℃も、半導体素子6
と支持板2との間VC介在する半田5の層厚は、第1図
(8)に示す仮固着の時とほぼ同じ厚さ(約17μm)
を維持する。半田5の温度がに昇してフラックスの活性
化温度を越えると、フラックスの活性化による分解にと
もなって生じるガスに基づく気泡が発生する。このため
、半田5かフラックスの活性化温度を越えると、半田5
の中には第1図(4)の状態から含まれていた気泡に加
えてフラックスの活性化による気泡も生じて、第1図(
(:)に示すように気泡11が増加する。
子6と支持板2との間に介在する半田5の層厚は、半導
体素子6の自重に基づく荷重によって減少すると思われ
る。しかしながら、実際には、半導体素子6の自重程度
で半田5の層厚が減少することはほとんどない。このた
め、半田5の温度が溶融温度に達し℃も、半導体素子6
と支持板2との間VC介在する半田5の層厚は、第1図
(8)に示す仮固着の時とほぼ同じ厚さ(約17μm)
を維持する。半田5の温度がに昇してフラックスの活性
化温度を越えると、フラックスの活性化による分解にと
もなって生じるガスに基づく気泡が発生する。このため
、半田5かフラックスの活性化温度を越えると、半田5
の中には第1図(4)の状態から含まれていた気泡に加
えてフラックスの活性化による気泡も生じて、第1図(
(:)に示すように気泡11が増加する。
本実施例では、最高温度に達し、て温度一定期間とな−
った初期の期間を第1の期間、温度一定期間での第1の
期間の後の一部の期間を第2の期間、温度−一定期間で
の第2の期間の後の全部の期間を第3の期間としている
。
った初期の期間を第1の期間、温度一定期間での第1の
期間の後の一部の期間を第2の期間、温度−一定期間で
の第2の期間の後の全部の期間を第3の期間としている
。
本実施例では、上記の第1の期間において、第1図■の
ように半導体素子6を支持板2に対して、第1の押圧治
具7によって半田5の厚み方向に押圧する。この実施例
では、t41の駆動装置(移動装置)8によって、押圧
治具7の上下の移動を行っている。第1の期間では、半
田5が完全に溶融した状態にあるから、半導体素子6と
支持822の間に介在する半田5は、半導体素子6を介
して押圧されることによって、半導体素子乙の下面全体
に広がり、その一部は半導体素子乙の下部から側方に押
し出される。結果として、半導体素子6と支持板2との
間に介在する半田50層厚を約8μm(第1の層厚)に
均一に肉薄化できる。このとき、半田5内に含まれる気
泡11の多くは、半田5とともに半導体素子乙の下部か
ら側方に移動して雰囲気中に放出される。+?:fLに
より、半導体素子乙の下方に位置する半田5に含まれる
気泡11が減少する。このことは1本願発明者等によっ
て、第1図(13)の状態において面積比で約3.2%
含まれていた気泡を、半導体素子6を押圧して第1図■
の状態とすることによって約2.9%まで減少できるこ
とが確かめられている。なお、気泡の面積比とは、半導
体素子6の下面に平行な半田5の層の横断面の面積と気
泡11の面積との割合をいう。
ように半導体素子6を支持板2に対して、第1の押圧治
具7によって半田5の厚み方向に押圧する。この実施例
では、t41の駆動装置(移動装置)8によって、押圧
治具7の上下の移動を行っている。第1の期間では、半
田5が完全に溶融した状態にあるから、半導体素子6と
支持822の間に介在する半田5は、半導体素子6を介
して押圧されることによって、半導体素子乙の下面全体
に広がり、その一部は半導体素子乙の下部から側方に押
し出される。結果として、半導体素子6と支持板2との
間に介在する半田50層厚を約8μm(第1の層厚)に
均一に肉薄化できる。このとき、半田5内に含まれる気
泡11の多くは、半田5とともに半導体素子乙の下部か
ら側方に移動して雰囲気中に放出される。+?:fLに
より、半導体素子乙の下方に位置する半田5に含まれる
気泡11が減少する。このことは1本願発明者等によっ
て、第1図(13)の状態において面積比で約3.2%
含まれていた気泡を、半導体素子6を押圧して第1図■
の状態とすることによって約2.9%まで減少できるこ
とが確かめられている。なお、気泡の面積比とは、半導
体素子6の下面に平行な半田5の層の横断面の面積と気
泡11の面積との割合をいう。
面積比ではわずか10%程度の減少であるが、体積比で
は大きな減少率となっている。第2図では、半田5が最
高温度に達したと同時に半導体素子6を押圧するよ5に
示されているが、両時点は厳密には一致していない。な
お、本実施例では、リードフレーム1を間欠的に移動し
て、押圧すべき半導体素子6を押圧治具7の下方に順次
停止させて抑圧を行う。
は大きな減少率となっている。第2図では、半田5が最
高温度に達したと同時に半導体素子6を押圧するよ5に
示されているが、両時点は厳密には一致していない。な
お、本実施例では、リードフレーム1を間欠的に移動し
て、押圧すべき半導体素子6を押圧治具7の下方に順次
停止させて抑圧を行う。
次(/C1第1の期間の後に押圧治具7を上昇して半導
体素子乙の上面から離間する。これにより、第1の期間
の後の第2の期間では、半導体素子6の押圧は解かれる
。第2の期間では半田5が最高温度を維持しており、十
分に溶融した状態どなっているから、半導体素子乙の抑
圧が解かれると。
体素子乙の上面から離間する。これにより、第1の期間
の後の第2の期間では、半導体素子6の押圧は解かれる
。第2の期間では半田5が最高温度を維持しており、十
分に溶融した状態どなっているから、半導体素子乙の抑
圧が解かれると。
半導体素子乙の側方に押し出された半田5の一部が半導
体素子乙の下方に戻る。結果として、第1図■に示すよ
’)fc、半導体素子6と支持板2の間に介在する半田
5の層厚は増加して約13μm(第2の層厚〕となる。
体素子乙の下方に戻る。結果として、第1図■に示すよ
’)fc、半導体素子6と支持板2の間に介在する半田
5の層厚は増加して約13μm(第2の層厚〕となる。
このとき、半導体素子6と支持板2の間に介在する半田
5に含まれる気泡11は、押圧が解かれるために面積比
が減少するが、体積比はほとんど変わらない。なお、側
方に押し出された半田5の一部が戻ることによって、半
導体素子5の下方の半田層に含まれる気泡11が増加す
ると思われるが、実際にはわずかであジ上記のように気
泡11の体積比は第1図■のときとほぼ同じと見なせる
。
5に含まれる気泡11は、押圧が解かれるために面積比
が減少するが、体積比はほとんど変わらない。なお、側
方に押し出された半田5の一部が戻ることによって、半
導体素子5の下方の半田層に含まれる気泡11が増加す
ると思われるが、実際にはわずかであジ上記のように気
泡11の体積比は第1図■のときとほぼ同じと見なせる
。
次に、第2の期間の後に再び第2の押圧治具9を第2の
駆動装置1[l)によって下降して第1図いに示すよう
に半導体素子6を支持板2に対して半田5の厚み方向に
押圧する。第2の期間の後の第6の期間では、半田5が
完全に溶融した状態にあるから、半導体素子6と支持板
2の間に介在する半田5は半導体素子6を介して抑圧さ
ハろことによって、その一部は再び半導体素子6の側方
に押し出される。これにより、半導体素子乙の下方に位
置する半田5に含まれる気泡11は、牛導体素子乙の下
方から側方へと移動してその多くは雰囲気中に放出され
る。結果として、第1図(Qに示すように、半田5の層
厚〔第3の層厚〕が約8μm程度まで減少するとともに
、半田5内に含まれる気泡11の多くか、半田5ととも
に半導体素子6の下部から側方に移動して雰囲気中に放
出される。
駆動装置1[l)によって下降して第1図いに示すよう
に半導体素子6を支持板2に対して半田5の厚み方向に
押圧する。第2の期間の後の第6の期間では、半田5が
完全に溶融した状態にあるから、半導体素子6と支持板
2の間に介在する半田5は半導体素子6を介して抑圧さ
ハろことによって、その一部は再び半導体素子6の側方
に押し出される。これにより、半導体素子乙の下方に位
置する半田5に含まれる気泡11は、牛導体素子乙の下
方から側方へと移動してその多くは雰囲気中に放出され
る。結果として、第1図(Qに示すように、半田5の層
厚〔第3の層厚〕が約8μm程度まで減少するとともに
、半田5内に含まれる気泡11の多くか、半田5ととも
に半導体素子6の下部から側方に移動して雰囲気中に放
出される。
その後、第2の押圧治具9で半導体素子6を押圧したま
まの状態で支持板2をヒーターブロックから離間させて
、半導体素子6及び支持板2に冷却空気を吹きつける。
まの状態で支持板2をヒーターブロックから離間させて
、半導体素子6及び支持板2に冷却空気を吹きつける。
これにより、半田5の温度が低下し、やがて固化する。
固化した後に半導体素子6と支持板2の間に介在する半
田5の層厚は第3の期間での厚みにほぼ等しく8μmと
なっている。また、半導体素子6と支持板2の間に介在
する半田5中に含まれる気泡11は、第1図[F]■の
状態よりも減少し℃いる。このことは、本願発明者等に
よって、第1図[F]の状態において面積比で2.9%
あった気泡を約0.6%まで減少できることが確かめら
れている。もちろん、体積比ではより大きい減少率とな
っている。
田5の層厚は第3の期間での厚みにほぼ等しく8μmと
なっている。また、半導体素子6と支持板2の間に介在
する半田5中に含まれる気泡11は、第1図[F]■の
状態よりも減少し℃いる。このことは、本願発明者等に
よって、第1図[F]の状態において面積比で2.9%
あった気泡を約0.6%まで減少できることが確かめら
れている。もちろん、体積比ではより大きい減少率とな
っている。
上述のように、本実施例によれば、半導体素子6と支持
板2の間に介在する半田5が薄く、かつこの半田5に含
まれる気泡11が十分に減少する。
板2の間に介在する半田5が薄く、かつこの半田5に含
まれる気泡11が十分に減少する。
したがって、半田層の熱抵抗が十分に小さい放熱性の良
好な半導体装置を実現できる。また、リフローをリード
フレームの状態で行うことに加えて、押圧治具を複数個
設けて、第1の押圧治具7で半導体素子6に第1の期間
に基づく抑圧をする時、第2の押圧治具9で別の半導体
素子6に第2の期間に基づく抑圧を行うので、生産性が
良い。即ち、リードフレーム1の支持板2の配列に沿っ
て複数の押圧治具7.9を配置し、これ等を間欠的に動
作させると共にリードフレーム1を間欠的に送ることに
よつτ第1及び第6の期間の抑圧を順次に行うことがで
きる。
好な半導体装置を実現できる。また、リフローをリード
フレームの状態で行うことに加えて、押圧治具を複数個
設けて、第1の押圧治具7で半導体素子6に第1の期間
に基づく抑圧をする時、第2の押圧治具9で別の半導体
素子6に第2の期間に基づく抑圧を行うので、生産性が
良い。即ち、リードフレーム1の支持板2の配列に沿っ
て複数の押圧治具7.9を配置し、これ等を間欠的に動
作させると共にリードフレーム1を間欠的に送ることに
よつτ第1及び第6の期間の抑圧を順次に行うことがで
きる。
本発明は上述の実施例に限定されるものでなく、例えば
次の変形が可能なものである。
次の変形が可能なものである。
(1) 第1の期間を半田5の溶融期間内に任意に設
定すれば、それなりの効果が得られる。しかしながら、
フラックスの活性化によって気泡が多く発生するから、
第1の期間はフラックスの活性化温度に達した時点t2
から所定時間(好ましくは5秒以上)経過した後に設け
るのが良い。
定すれば、それなりの効果が得られる。しかしながら、
フラックスの活性化によって気泡が多く発生するから、
第1の期間はフラックスの活性化温度に達した時点t2
から所定時間(好ましくは5秒以上)経過した後に設け
るのが良い。
(27フラックスの活性化温度を越えてから第1の期間
に違するまでの時間は、7シツクスの活性化によって発
生した気泡が蒸発され易いように、牛導体素子乙の下方
の半田5の層厚を15μm以上にしておくのがよい。
に違するまでの時間は、7シツクスの活性化によって発
生した気泡が蒸発され易いように、牛導体素子乙の下方
の半田5の層厚を15μm以上にしておくのがよい。
+31 第1及び第3の期間の抑圧を達成するために
、リードフレーム1の流れに沿って第1及び第2の押圧
治具7.9を設けることが生産性の上で望ましいが、同
一の押圧治具〔抑圧部材〕で第1及び第3の期間の抑圧
を行ってもよい。
、リードフレーム1の流れに沿って第1及び第2の押圧
治具7.9を設けることが生産性の上で望ましいが、同
一の押圧治具〔抑圧部材〕で第1及び第3の期間の抑圧
を行ってもよい。
(41第2の期間において、抑圧を解除するのみでなく
、半導体素子6を支持板2から離間させる方向に引張っ
てもよい。これにより、半導体素子6と支持体2との間
隔が大になり、半田6の層厚も大になる。
、半導体素子6を支持板2から離間させる方向に引張っ
てもよい。これにより、半導体素子6と支持体2との間
隔が大になり、半田6の層厚も大になる。
+51 支持体を回路基板とすることができる。
以上のように、本発明によれば、電子素子と支持体との
間に介在するろう材の熱抵抗を小さくすることができる
。
間に介在するろう材の熱抵抗を小さくすることができる
。
第1図囚〜(G)は本発明の実施例に係わる半導体素子
の固着方法を工程順に示す断面図、第2図は半田の温度
と第1、第2及び第3の期間との関係を示す図、 第3図はリードフレームを示す平面図である。 1・・・リードフレーム、2・・・支持板、5・・・半
田、6・・・半導体素子、7・・・押圧治具、8・・・
駆動装置、9・・・押圧治具、10・・・駆動装置、1
1・・・気泡。
の固着方法を工程順に示す断面図、第2図は半田の温度
と第1、第2及び第3の期間との関係を示す図、 第3図はリードフレームを示す平面図である。 1・・・リードフレーム、2・・・支持板、5・・・半
田、6・・・半導体素子、7・・・押圧治具、8・・・
駆動装置、9・・・押圧治具、10・・・駆動装置、1
1・・・気泡。
Claims (1)
- 【特許請求の範囲】 支持体の所定箇所にろう材を供給し、前記ろう材の上に
電子素子を載置し、前記ろう材を加熱して溶融すること
で前記電子素子を前記支持体に対して前記ろう材を介し
て固着する方法において、前記ろう材の溶融期間内にお
ける第1の期間に、前記電子素子に対して前記支持体に
押し付ける方向の押圧力を加えて前記電子素子と前記支
持板の間に介在する前記ろう材の厚みを第1の層厚にす
る第1の工程と、 前記溶融期間内における第1の期間よりも後の一部の期
間である第2の期間に、押圧力を加えないか、押圧力を
第1の工程よりも弱めるか、あるいは前記押圧力とは反
対の方向の引張り力を前記電子素子に加えて前記電子素
子と前記支持体の間に介在する前記ろう材の厚みを前記
第1の層厚よりも大きい層厚とする第2の工程と、 前記溶融期間内における前記第2の期間よりも後の全部
又は一部の期間である第3の期間に、前記第2の工程で
押圧力を加えない場合あるいは引張り力を加えた場合は
、押圧力を加えて、前記第2の工程で押圧力を加えた場
合はそれよりも大きい押圧力を加えて、前記電子素子と
前記支持体の間に介在する前記ろう材の厚みを前記第2
の層厚よりも小さい第3の層厚とする第3の工程と、前
記第3の層厚の状態から前記ろう材を固化させて前記ろ
う材を介して前記電子素子を前記支持体に固着する第4
の工程と を有することを特徴とする電子素子の固着方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1065672A JPH0758720B2 (ja) | 1989-03-17 | 1989-03-17 | 電子素子の固着方法 |
| US07/377,906 US4927069A (en) | 1988-07-15 | 1989-07-10 | Soldering method capable of providing a joint of reduced thermal resistance |
| KR1019890010016A KR920005801B1 (ko) | 1988-07-15 | 1989-07-14 | 전자소자의 고착방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1065672A JPH0758720B2 (ja) | 1989-03-17 | 1989-03-17 | 電子素子の固着方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02244732A true JPH02244732A (ja) | 1990-09-28 |
| JPH0758720B2 JPH0758720B2 (ja) | 1995-06-21 |
Family
ID=13293724
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1065672A Expired - Fee Related JPH0758720B2 (ja) | 1988-07-15 | 1989-03-17 | 電子素子の固着方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0758720B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008026335A1 (fr) * | 2006-09-01 | 2008-03-06 | Murata Manufacturing Co., Ltd. | Dispositif de pièce électronique ainsi que son procédé de fabrication et ensemble de pièce électronique ainsi que son procédé de fabrication |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50131647A (ja) * | 1974-04-05 | 1975-10-17 | ||
| JPS5393780A (en) * | 1977-01-27 | 1978-08-17 | Nec Home Electronics Ltd | Production of semiconductor device |
-
1989
- 1989-03-17 JP JP1065672A patent/JPH0758720B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50131647A (ja) * | 1974-04-05 | 1975-10-17 | ||
| JPS5393780A (en) * | 1977-01-27 | 1978-08-17 | Nec Home Electronics Ltd | Production of semiconductor device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008026335A1 (fr) * | 2006-09-01 | 2008-03-06 | Murata Manufacturing Co., Ltd. | Dispositif de pièce électronique ainsi que son procédé de fabrication et ensemble de pièce électronique ainsi que son procédé de fabrication |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0758720B2 (ja) | 1995-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5372295A (en) | Solder material, junctioning method, junction material, and semiconductor device | |
| JP5794577B2 (ja) | ヒータチップ及び接合装置及び接合方法並びに導体細線と端子の接続構造 | |
| US7506795B2 (en) | Method and apparatus for thermally coupling a heat dissipation device to a microelectronic device | |
| JP5125241B2 (ja) | パワーモジュール用基板の製造方法 | |
| CN113808953B (zh) | 功率模块中不同元件的批量焊接 | |
| CN106856180A (zh) | 一种焊接igbt模块的方法 | |
| KR920005801B1 (ko) | 전자소자의 고착방법 | |
| JP3505950B2 (ja) | 放熱板接合用基板 | |
| CN106356308B (zh) | 管芯结合到板的方法以及使用该方法制成的设备 | |
| JPH02244732A (ja) | 電子素子の固着方法 | |
| JPH0758719B2 (ja) | 電子素子の固着方法 | |
| JP4757880B2 (ja) | 電子部品の製造方法および熱伝導部材の製造方法並びに電子部品用熱伝導部材の実装方法 | |
| JPH088284A (ja) | ワイヤボンディング構造及びその補強方法 | |
| JPH04270092A (ja) | 半田材料及び接合方法 | |
| JPH0682697B2 (ja) | 電子素子の固着方法 | |
| JPH05152485A (ja) | 半導体装置およびその製造方法 | |
| JPH06140540A (ja) | ヒートシンク及びそのヒートシンクを用いた半導体装置の実装方法 | |
| JP2002280509A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2021077790A (ja) | 半導体装置の製造方法 | |
| JP2823010B1 (ja) | バンプ付き電子部品の実装方法 | |
| JP4023388B2 (ja) | 半導体装置の製造方法 | |
| JP4201060B2 (ja) | 半導体装置、およびその製造方法 | |
| JP3402620B2 (ja) | ベアチップの高密度実装方法 | |
| JP2003101206A (ja) | 部材の突起部へのはんだ供給方法 | |
| JP2025069577A (ja) | 半導体装置、および、半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |