JPH02246111A - プラズマ処理装置 - Google Patents

プラズマ処理装置

Info

Publication number
JPH02246111A
JPH02246111A JP1066525A JP6652589A JPH02246111A JP H02246111 A JPH02246111 A JP H02246111A JP 1066525 A JP1066525 A JP 1066525A JP 6652589 A JP6652589 A JP 6652589A JP H02246111 A JPH02246111 A JP H02246111A
Authority
JP
Japan
Prior art keywords
substrates
substrate
susceptor
plasma
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1066525A
Other languages
English (en)
Other versions
JP2562686B2 (ja
Inventor
Mitsunori Sakama
坂間 光範
Takeshi Fukada
武 深田
Naoki Hirose
直樹 広瀬
Takashi Inushima
犬島 喬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP1066525A priority Critical patent/JP2562686B2/ja
Publication of JPH02246111A publication Critical patent/JPH02246111A/ja
Application granted granted Critical
Publication of JP2562686B2 publication Critical patent/JP2562686B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Landscapes

  • Photovoltaic Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (イ)発明の利用分野 本発明は珪素を主成分としたアモルファス及び多結晶の
非単結晶半導体からなる光電変換装置または珪素を主成
分とする非単結晶半導体からなる薄膜電界効果トランジ
スタ等大型基板上の素子形成に応用することができるプ
ラズマ処理装置に関するものである。
(ロ)従来の技術 プラズマ化学気相堆積法(以下プラズマ処理装置という
)により形成される珪素を主成分とした非単結晶半導体
薄膜や酸化珪素、窒化シリコン等の絶縁体薄膜は、太陽
電池、イメージセンサ等の光電変換装置、液晶表示装置
等に使用する薄膜電界効果トランジスタなどの材料とし
て巾広く応用されている。これらの電子装置は性質の異
なる複数の薄膜を積層したものから構成され、これらの
装置の大型化および低価格化に伴い、これら積層膜を工
業的に大面積にかつ大量に作製する目的で行われていた
従来のプラズマ処理装置を以下に示す。
第2図に最も一般的な平行平板電極を用いたプラズマC
VD装置の概略断面図を示す。
この場合、1つの真空予備室(26)と1つの反応室(
23)が示されている。基板(1)は基板支持体(21
)上に設置され、支持体(21)と−緒に仕切り弁(2
2)を通じて反応室(23)へ搬送される。該反応室(
23)にて基板(1)はヒーター(24)により加熱さ
れ、所定の温度に達した後、放電電極(25)により反
応性気体を分解、活性化させて基板上に薄膜を形成する
ものである。
この方式は図より明らかな如く、基板と電極とが平行で
あるので、大面積基板上に薄膜を形成する際には電極面
積を大きくする必要があった。
さらに−回の薄膜形成工程にて電極面積にほぼ等しいだ
けの面積にしか形成できないため、基板の大量処理には
不十分であった。
これらを解決する1つの方法として、本出願人らによる
プラズマ気相反応装置(特願昭59−79623)があ
る、この装置反応室の概略断面図を第3図に示す。
図面のように、平行平板電極(31)間に被膜形成用基
板(1) ?jl数枚を電極に対し垂直となるように配
設し、−度の処理にて従来の10倍以上の基板処理枚数
を達成し、同時に装置の床面積は従来の装置とほぼ同等
であった。上下の放電電極(31)間隔を広げていくに
従い、より大きい基板上に被膜を作製することが可能と
なるが、実際は上下の電極間隔が広くなるに従い、プラ
ズマ放電が不安定となるので、通常は電極の一辺の二倍
以内にその電極間隔をとっている。このような大面積、
大量基板処理のプラズマ気相反応法にもいくつかの欠点
が存在する。
即ち、電極間の距離が相当長いため、基板上に形成され
た被膜は特定の製膜条件の場合以外は電極間方向に膜厚
分布を持ってしまう。その様子を第4図(^)、 (B
) 、 (C) 、 (D)に示す。これは第3図のプ
ラズマ気相反応装置にて非単結晶珪素半導体を硝子基板
上に作製した場合の被膜の付き方の概略図を示す、第4
図(A)のIの領域で示すように、反応圧力が高めで高
周波電力の投入電力が低い場合は、第4図(B)に示す
ように基板の電極方向の上部及び下部に形成される被膜
が多くなり、このような膜厚分布を有する。この被膜を
作製中、プラズマ反応を行っている反応室内のプラズマ
発光領域は、上下の電極近傍に集まっているのが観察さ
れた0次に反応圧力が低く、高周波電力の投入電力が高
い場合は、第4図(^)の■の領域、第4図(0)のよ
うに基板の電極方向に対し中央部付近に形成される被膜
が多く、このような膜厚分布を有する。
また狭い範囲ではあるが、第4図(^)の領域■では第
4図(C)に示すようなほぼ均一な膜厚分布を得ること
が可能であった。
このように大面積基板上において不均一な膜厚分布を有
すると同一基板上に構成される各半導体素子の特性、特
に物理的及び電気的特性にひどいばらつきを生じ、大面
積基板上にTPTや光電変換装置を作製しても工業的な
価値はなかった。
(ハ)発明の目的 本発明は、前記の従来法の欠点を補うものであり、大量
の大面積基板上に均一な膜厚分布を有する被膜を幅広い
条件下で作製する装置に関する。
(ニ)発明の構成 本発明は前述の問題を解決するプラズマ処理装置に関す
るものであり、反応室内壁と放電用電極(3)の間に一
対の電極シールド(4)を設け、前記電極シールド(4
)は、放電用電極(3)間にこの電極とは非平行な状態
で複数の基板(1)を配置するための基板サセプター(
5)とで閉空間を形成し、この基板サセプターは一方向
に可動でき、反応室内の所定の位置に設置された際に前
述の電極シールドと閉空間を形成するものであります。
このような構成によって、一対の放電電極及び複数の基
板は、すべて電極シールドと基板サセプターによって取
り囲まれており、プラズマ放電もこれら取り囲まれた空
間より外部にもれず各基板間にも、はぼ等しい密度のプ
ラズマ雰囲気が形成され、大面積基板においても均一性
のよい被膜成形が可能となるものである。
また、基板サセプターは、一方向に可動可能で、かつ所
定の位置では、電極シールドと閉空間を形成する。この
ため複数の基板が保持されたサセプターをプラズマ処理
の前後で移動させることで、プラズマ処理を連続的に行
なえるという特徴を持つ。
この電極シールドと基板サセプターの構造の一例を第1
図示す。
第1図(A)においては基板サセプター(5)は図面の
右方向に可動でき、電極シールド(4)とで閉空間を構
成する。
この基板サセプター(5)と、電極シールド(4)との
重なり部分は同図(B)にその拡大概略図が示してあり
、このような構造をとって基板サセプターは可動し、電
極シールドと閉空間を構成する。
また、第5図にその他の電極シールドと基板サセプター
との組み合わせ例を示す。
本発明においては特にこれらに示した構造のみに限定さ
れることなく、その他の構造でも本発明の思想を反映さ
せることが可能である。
以下に実施例を示し本発明を説明する。
r実施例」 本実施例においては、第6図に示すプラズマ気相反応装
置を使用し、硝子基板上に非単結晶半導体被膜を形成し
た。同図において、300mm X 400mmの大き
さのガラス基板(1)を電極に対して垂直に配置するよ
うに基板サセプター(5)にセツティングする。本実施
例の場合、同サセプター(5)に硝子基板(1)を10
枚装着しであるが、硝子基板(1)の向かい合う間隔が
201以上であれば放電が再現性よく発生し、より多く
の基板上に被膜形成は可能であるが、基板上の膜厚の均
一性を考えるならば、本実施例の場合、10〜15枚程
度が良い。面この基板間隔は、被膜作製時の圧力等他の
要素によって変化するので、−に固定することは適当で
はない。
また、電極シールド(4)と基板サセプター(5)は、
第1図に示す構造を有しており、これら電極シールド、
基板サセプターは金属材料であるニッケル。
ステンレス、アルミニュームやセラミックス等の表面に
導電材料を形成した物が使用可能である。
本実施例ではこれらを10m1φのパンチング穴加工が
なされたアルミニューム材で構成した。このパンチング
による穴は反応性気体の流れをよくする為と初期排気の
時間短縮の為に設けたものであるがこのパンチングの穴
よりプラズマが漏れることは無かった。
さらに本実施例では、電極シールドと基板サセプターを
接地し、より均一なプラズマが放電電極間のみに発生す
るようにした。これにより各基板は、より均一なプラズ
マ雰囲気下に置かれることになった。
この硝子基板がセットされたサセプター(5)を予備室
(62)よりプラズマ反応室に入れ、真空排気を行った
後、ゲイト弁(63)を開き、搬送機構(図示せず)に
より第1の反応室(64)へ移動した後、図では描けな
いので省略しであるが、第6図の紙面と平行で手前側と
奥側にある基板加熱用ヒーターにより被膜形成温度であ
る200〜300℃程度にまで加熱できる。
この状態で反応室(64)内にシランガスを50SCC
Hの流量で導入し排気系のコンダクタンスを制御して反
応室内圧力を0.01〜0.1torrに保持できる。
次に、上下の平行平板電極(61)間に13.56M1
lzの高周波電力を印加し、プラズマ放電は上下の電掘
シールド(4)及び基板支持サセプター(5)の側面に
て構成される空間中に閉じ込められ、反応室(@の内壁
まで到達はしていない。よって形成される被膜も、前記
の空間内部にしか形成されず、反応室内壁をクリーニン
グする必要がないか、またはクリーニングの回数を非常
に少なくすることが可能となっている。
本発明の装置を用いて、300+u+ X 400a+
mの基板上にP、1.N構造を有する太陽電池(素子面
積1.05cm”)を500個作製した。その特性を以
下の表1に示す。
表に のように、光電変換効率のばらつきが非常に小さくなっ
ている。これは特にPIN型太陽電池の夏型半導体層の
膜厚のばらつきが非常に少ないことと深い関係があるた
めである。
(ホ)効果 本発明の構成によりプラズマ発生空間を基板が置かれた
電極間のみに限定でき、より均一なプラズマを発生でき
た。
また、このようなプラズマ発生空間を限定でる基板サセ
プターは移動可能であるため、大量の基板を連続的に処
理できた。
また、本発明の装置を用いて被膜を作製すると、大面積
基板上に非常に均一な被膜を形成することが可能となる
。これにより大面積基板よりとり出せる素子数が増加し
、さらにその特性も均一なものが得られるようになる。
また大面積の素子、例えば太陽電池等は、基板上の膜質
が均一となるので、全体として特性の向上が得られる。
【図面の簡単な説明】
第1図及び第5図は本発明の電極シールドと基板サセプ
ターの組み合わせの様子を示す。 第2図は従来のプラズマCVD装置を示す。 第3図は本発明で用いたプラズマCVD装置を示す。 第す凶は不兄明U市処理製直。 ・基板 ・電極 ・電極シールド ・基板サセプター

Claims (1)

  1. 【特許請求の範囲】 1、減圧状態に保持可能な反応室内の一対の平行平板電
    極間に複数の基板の表面を前記電極とは平行でない位置
    に配置し、前記複数の基板上にプラズマ処理を行うプラ
    ズマ処理装置であって、前記反応室の内壁と、前記電極
    の間に設けられた一対の電極シールドと、前記複数の基
    板を保持するサセプターとは閉空間を構成し、前記閉空
    間内には前記電極と前記複数の基板が設けられており、
    前記電極によって発生されるプラズマは前記閉空間内の
    みに存在し、前記サセプターは一方向に引き出し可能な
    ことを特徴とするプラズマ処理装置。 2、減圧状態に保持可能な反応室内の一対の平行平板電
    極間に複数の基板の表面を前記電極とは平行でない位置
    に配置し、前記複数の基板上にプラズマ処理を行なうプ
    ラズマ処理装置であって、前記複数の基板を保持するサ
    セプターを所定の方向より移動させて所定の位置に配置
    することにより、前記反応室の内壁と前記電極の間に設
    けられた一対の電極シールドと、前記サセプターとによ
    って、プラズマを閉じ込める空間を構成するプラズマ処
    理装置。 3、特許請求の範囲第1項および第2項において、前記
    電極シールドと前記サセプターは導電性表面を有する材
    料よりなり、それぞれは反応室と同様に接地されている
    ことを特徴とするプラズマ処理装置。
JP1066525A 1989-03-18 1989-03-18 プラズマ処理装置 Expired - Fee Related JP2562686B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1066525A JP2562686B2 (ja) 1989-03-18 1989-03-18 プラズマ処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1066525A JP2562686B2 (ja) 1989-03-18 1989-03-18 プラズマ処理装置

Publications (2)

Publication Number Publication Date
JPH02246111A true JPH02246111A (ja) 1990-10-01
JP2562686B2 JP2562686B2 (ja) 1996-12-11

Family

ID=13318378

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1066525A Expired - Fee Related JP2562686B2 (ja) 1989-03-18 1989-03-18 プラズマ処理装置

Country Status (1)

Country Link
JP (1) JP2562686B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05144748A (ja) * 1991-11-22 1993-06-11 Semiconductor Energy Lab Co Ltd プラズマ処理装置
JPH07122502A (ja) * 1993-10-21 1995-05-12 Nec Corp プラズマ加工装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60111415A (ja) * 1983-11-22 1985-06-17 Semiconductor Energy Lab Co Ltd プラズマ気相反応装置
JPS60213020A (ja) * 1984-04-07 1985-10-25 Konishiroku Photo Ind Co Ltd グロ−放電分解装置
JPS63237409A (ja) * 1987-03-25 1988-10-03 Shimadzu Corp プラズマcvd装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60111415A (ja) * 1983-11-22 1985-06-17 Semiconductor Energy Lab Co Ltd プラズマ気相反応装置
JPS60213020A (ja) * 1984-04-07 1985-10-25 Konishiroku Photo Ind Co Ltd グロ−放電分解装置
JPS63237409A (ja) * 1987-03-25 1988-10-03 Shimadzu Corp プラズマcvd装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05144748A (ja) * 1991-11-22 1993-06-11 Semiconductor Energy Lab Co Ltd プラズマ処理装置
JPH07122502A (ja) * 1993-10-21 1995-05-12 Nec Corp プラズマ加工装置

Also Published As

Publication number Publication date
JP2562686B2 (ja) 1996-12-11

Similar Documents

Publication Publication Date Title
JP3581388B2 (ja) 均一性が向上した堆積ポリシリコン膜と、そのための装置
JP2938361B2 (ja) 薄膜トランジスタのための多段階cvd法
JP2588388B2 (ja) 被膜作製方法
US20030143410A1 (en) Method for reduction of contaminants in amorphous-silicon film
US4452828A (en) Production of amorphous silicon film
JPH06283430A (ja) 単一チャンバー内で多層cvdを行なう方法
JP3161394B2 (ja) プラズマcvd装置
JP3146112B2 (ja) プラズマcvd装置
JP2616760B2 (ja) プラズマ気相反応装置
JPS5914633A (ja) プラズマcvd装置
US5036794A (en) CVD apparatus
JPH02246111A (ja) プラズマ処理装置
JPH11121381A (ja) プラズマ化学蒸着装置
JP4890313B2 (ja) プラズマcvd装置
JPH0610140A (ja) 薄膜堆積装置
JP2000178749A (ja) プラズマcvd装置
JPH08195348A (ja) 半導体装置製造装置
JPS6062113A (ja) プラズマcvd装置
JPH0590939U (ja) プラズマcvd装置
JPS6039822A (ja) 薄膜形成装置
JPH0351971Y2 (ja)
JP2890032B2 (ja) シリコン薄膜の成膜方法
JPS60171721A (ja) 製膜装置
JPH0355552B2 (ja)
JPS61256625A (ja) 薄膜半導体素子の製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080919

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees