JPH02246146A

JPH02246146A - マイクロ波集積回路

Info

Publication number: JPH02246146A
Application number: JP6594789A
Authority: JP
Inventors: Kunihiko Kanazawa; 邦彦金澤
Original assignee: Matsushita Electronics Corp
Current assignee: Panasonic Holdings Corp
Priority date: 1989-03-20
Filing date: 1989-03-20
Publication date: 1990-10-01

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、マイクロ波通信機器の小型化に不可欠なマイ
クロ波集積回路に関するものである。

（従来の技術）近年、通信情報網が広がり、衛星通信などのニューメデ
ィアが注目されている。これらのマイクロ波を用いる通
信機器には、その小型化のためにマイクロ波集積回路（
ＭＭＩＣ）素子が期待されている。

従来、ＵＨＦＨＦ上のマイクロ波回路に用いられる能動
素子には、化合物半導体、特にガリウム・ひ素（ＧａＡ
ｓ）が用いられる＊　ＧａＡｓ素子のうち、ＦＥＴやダ
イオードの単品の他に、近年、マイクロ波集積回路が用
いられるようになってきた。

第３図に従来のマイクロ波集積回路の回路構造図を示す
、半導体基板１２上に半導体能動素子１１を形成し、マ
イクロ・ストリップ線路３．容量４゜スパイラル・イン
ダクタンス５等のマイクロ波回路を形成してマイクロ波
集積回路を形成する０通常、マイクロ波等の高周波用に
は、　ＧａＡｓが半導体基板として用いられる。半導体
能動素子としては、ＦＥＴあるいは２次元電子ガスＦＥ
Ｔ（ＨＥＭＴ）が用いられる。ＦＥＴ以外の受動素子回
路は、整合回路またはバイアス回路を形成している。し
かしながら、これに用いられるマイクロ・ストリップ線
路等は数分の１波長が必要であり１例えば１２ａｈでは
１波長は約１０μ−となるので、非常に大きな面積を必
要とする。したがって、ＧａＡｓマイクロ波集積回路は
数−角のチップとなる＠　ＧａＡｓなどの半導体基板は
高価なので、この大きなチップ面積のためにコストが高
くなる欠点があった。また。

集積回路中の一素子でも不良だと一チツプすべて不良と
なるので、これもコストが高くなる要因となっており、
大きな欠点であった。

従来のマイクロ波回路を構成するもう１つの方法として
、半導体能動素子と安価な高誘電体基板を用いることも
行われている。第４図に従来のマイクロ波集積回路（Ｍ
Ｍ　Ｉ　Ｃ）の構成図を示す、高誘電体基板２上に高周
波用のＦＥＴなどの半導体素子１３を実装し、基板上の
マイクロ波回路７とワイヤー１４で結び、マイクロ波集
積回路を形成する。

この方法では、コストは安いがワイヤー・ボンドや半田
付は等をマイクロ波回路上に行うので、マイクロ波集積
回路（ＭＭ　Ｉ　Ｃ）はど超小型にはできない欠点があ
る。したがって１通常、高誘電体基板といっても比誘電
率が２〜１０＜らいのものが用いられているのが現状で
ある。

（発明が解決しようとする課題）上記のように、従来のマイクロ波集積回路（ＭＭＩＣ）
では、チップ面積が大きくなる欠点があった。さらに、
高価な半導体基板を用いるために。

チップのコストが非常に高くなる欠点を有していた。ま
た、誘電体基板上に半導体素子を実装し、ワイヤー・ボ
ンドするマイクロ波集積回路（ＭＭＩＣ）でも回路が非
常に大きくなる欠点を有していた。

本発明では上記問題点に鑑み、非常に小型化され、低い
コストのマイクロ波集積回路を提供するものである。

（課題を解決するための手段）上記課題を解決するために、本発明のマイクロ波集積回
路は、高誘電体基板上の凹部に半導体素子を埋め込み、
マイクロ波回路を形成する。

（作　用）この半導体素子を埋め込み、高誘電体基板マイクロ波集
積回路を用いることにより、高誘電率の故にチップ面積
を１７４以下に小さくすることができる。また、安価な
高誘電体基板を用いるため、コストを１７１Ｏ〜１７４
０以下に下げることができる効果がある。さらに、半導
体素子を埋め込むことにより、従来の半導体プロセスを
用いることができ、高精度化、小型化、低価格化を実現
できる。

（実施例）以下に、本発明の一実施例について図面を参照しながら
説明する。

第１図は、本発明の実施例におけるマイクロ波集積回路
を示す図である。半導体素子１は、高誘電体基板２の凹
部に埋め込まれている。さらに、高誘電体基板２上にマ
イクロ・ストリップ線路３゜容量４およびスパイラル・
インダクタンス５を形成し、マイクロ波回路を構成する
＠　ＧａＡ１の比誘電率１２．６に対し、比誘電率４０
以上の安価な高誘電体基板を用いることにより、基板上
の波畏は比誘電率の１／２乗に比例して短くなる。した
がって。

マイクロ・ストリップ線路の長さは半分以下に抑えるこ
とができ、面積にして１７４以下にすることが可能とな
る。さらに、ＧａＡｓＦＥＴあるいはＨＥ　Ｍ　Ｔ、あ
るいはへテロ・バイポーラ・トランジスタ（ＨＢ　Ｔ）
などを予め単体で製作した後に用いるので、従来のマイ
クロ波集積回路のようにその中の能動素子が一つでも不
良のために全体が不良となることもなく、安価になる。

また、全く異なったプロセスを用いるＦＥＴ、ＨＥＭＴ
またはＨＢＴを同一の基板上に用いることができるので
、さらに高性能、多機能なマイクロ波集積回路が構成可
能となる。

第２図は１本発明の実施例における半導体素子埋め込み
型高誘電体基板マイクロ波集積回路の作製手順を示した
断面図である。第２図（ａ）のように、高誘電体基板２
上に予めマイクロ波回路７を形成しておき、その後で凹
部６を形成する１次に、第２図（ｂ）のように、半導体
素子１１例えばＦＥＴ、ＨＥＭＴまたはＨＢＴ等を凹部
に埋め込み、Ａｕ−８ｎ等で固定する１次に、第２図（
Ｑ）のように、絶縁膜８を形成する。絶縁膜は平坦化を
供うものでなければならないので、例えば有機絶縁膜の
ＰＩＱ等が用いられる０次に、第２図（ｄ）のように、
コンタクト窓９を開けて配線１０により半導体素子１と
マイクロ波回路７とを結ぶ。

第２図は、本発明のマイクロ波集積回路が通常の半導体
プロセスと全く同一にできることを示しており、このこ
とにより、従来のマイクロ波集積回路（ＭＭ　Ｉ　Ｃ）
と異なり、さらに高精度の回路を実現でき、小型化、高
性能化、低価格化が実現できる。

以上のように、高誘電体基板に半導体素子を埋め込むこ
とにより、チップ面積を小にできチップのコストの大幅
な低減が可能となる。また、種々の高性能の素子を自由
に使えるので、高性能化。

多機能化が可能となる。

（発明の効果）以上詳述したように、本発明によれば、マイクロ波集積
回路を１７４以下に小型化でき、コストを１７１０〜１
７４０以下に下げることを可能とする。

さらに、従来の半導体プロセスを用いることができ、小
型化、高性能化、低価格化を実現できる。

さらに、通常の半導体プロセスでは湿態である異種の能
動素子の１チツプ化を可能とし、多機能なＩＣを実現で
きる。

このように、マイクロ波集積回路の小型化、低価格化、
高性能化、多機能化が可能となる。

【図面の簡単な説明】

第１図は本発明の実施例におけるマイクロ波集積回路を
示す外観図、第２図は本発明の一実施例におけるマイク
ロ波集積回路の作製手順を示す断面図、第３図は従来の
マイクロ波集積回路の外観図、第４図は従来のマイクロ
波集積回路（ＭＭＩＣ）の構成図を示す図である。１・・・埋め込まれた半導体素子、　２・・・高誘電体
基板、　　３・・・マイクロ・ストリップ線路、　４・
・・容量、　５・・・スパイラル・インダクタンス、　
６・・・凹部、　７・・・マイクロ波回路、　８・・・
絶縁膜、　９・・・コンタクト窓、１０・・・配線、　
１１・・・半導体能動素子。１２・・・半導体基板、・１３・・・半導体素子、１４
・・・ワイヤー特許出願人　松下電子工業株式会社第２図第１図１）！め込！ｔｌＪζキ導碑乗３

Claims

【特許請求の範囲】

　マイクロ波回路が形成された高誘電体基板上の凹部に
半導体素子が埋め込まれたマイクロ波集積回路。