JPH0224621U - - Google Patents
Info
- Publication number
- JPH0224621U JPH0224621U JP10286188U JP10286188U JPH0224621U JP H0224621 U JPH0224621 U JP H0224621U JP 10286188 U JP10286188 U JP 10286188U JP 10286188 U JP10286188 U JP 10286188U JP H0224621 U JPH0224621 U JP H0224621U
- Authority
- JP
- Japan
- Prior art keywords
- outputs
- input signal
- amplifier
- control signal
- automatic gain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 5
Landscapes
- Control Of Amplification And Gain Control (AREA)
Description
第１図は本考案の一実施例のブロツク図、第３
図ａ〜ｄは自動利得制御回路の動作を説明するた
めの波形図、第２図はＦＥＴの入力電圧ＶＳＧに
対する抵抗値ＲＤＳの相関図、第４図は従来の自
動利得制御回路の一例のブロツク図である。 １…増幅器、２…ＦＥＴ、３…汎用増幅器、４
…比較器、４ａ…基準電圧、５…可変抵抗器。
図ａ〜ｄは自動利得制御回路の動作を説明するた
めの波形図、第２図はＦＥＴの入力電圧ＶＳＧに
対する抵抗値ＲＤＳの相関図、第４図は従来の自
動利得制御回路の一例のブロツク図である。 １…増幅器、２…ＦＥＴ、３…汎用増幅器、４
…比較器、４ａ…基準電圧、５…可変抵抗器。
Claims (1)
- 入力信号を増幅して出力する増幅器と、この増
幅器からの出力を制御信号に応じて減衰させるＦ
ＥＴと、前記入力信号とあらかじめ設定した基準
値を比較して前記制御信号を出力する比較器とを
有することを特徴とする自動利得制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10286188U JPH0224621U (ja) | 1988-08-02 | 1988-08-02 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10286188U JPH0224621U (ja) | 1988-08-02 | 1988-08-02 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0224621U true JPH0224621U (ja) | 1990-02-19 |
Family
ID=31333161
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10286188U Pending JPH0224621U (ja) | 1988-08-02 | 1988-08-02 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0224621U (ja) |
-
1988
- 1988-08-02 JP JP10286188U patent/JPH0224621U/ja active Pending