JPH02246268A - 受光装置 - Google Patents

受光装置

Info

Publication number
JPH02246268A
JPH02246268A JP1067871A JP6787189A JPH02246268A JP H02246268 A JPH02246268 A JP H02246268A JP 1067871 A JP1067871 A JP 1067871A JP 6787189 A JP6787189 A JP 6787189A JP H02246268 A JPH02246268 A JP H02246268A
Authority
JP
Japan
Prior art keywords
layer
optical waveguide
pin photodiode
inp
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1067871A
Other languages
English (en)
Other versions
JP2865699B2 (ja
Inventor
Chikashi Anayama
穴山 親志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1067871A priority Critical patent/JP2865699B2/ja
Publication of JPH02246268A publication Critical patent/JPH02246268A/ja
Application granted granted Critical
Publication of JP2865699B2 publication Critical patent/JP2865699B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [概要] 受光装置、特に光導波路とPINフォトダイオードが一
体的に形成された受光装置に関し、光導波路層からPI
Nフォトダイオードに入射する光の強度を均一化した受
光装置を提供することを目的とし、 光を導く光導波路と、前記光導波路上に形成されたN層
と、前記N層上に形成された1層と、前記1層上に形成
されたP層とを有するPINフォトダイオードとを備え
、前記N層の厚さが、前記光導波路における光の進行方
向に沿って徐々に薄くなるように形成するように構成す
る。
[産業上の利用分野] 本発明は受光装置、特に光導波路とPINフォトダイオ
ードが一体的に形成された受光装置に関する。
光通信システムは高速で大容量通信が可能なことから徐
々に実用化段階に入っている。現在の光通信システムで
は光の強弱を情報として伝送する方式が採用されている
が、次世代の光通信方式として、光の周波数、位相、振
幅などに情報をのせて伝送するコヒーレント光伝送方式
が注目されている。
[従来の技術] コヒーレント光伝送方式における受光装置では、位相変
調された光信号とレファランス用の光信号との間でビー
トを形成して検波が行われる。このため、受光装置とし
て、変調光信号とレファランス光信号とを結合させる機
能が必要となる。従来は、この光結合部と受光部とを独
立に形成していでの雑音の発生や信号の減衰が大きくな
るという問題があった。
このため光結合部と受光部とを一体化してOBI C(
Opto−Electronic Intearate
d C1rcuit)化する方向で検討されている。光
結合部と受光部とを一体化するために必要な条件として
、■量子効率が高いこと、■高速動作すること、■PI
Nフォトダイオード内で発生する電流を大きくして低雑
音化を図ること、がある、■の条件からPINフォトダ
イオードに入射する光信号のパワーをできるだけ大きく
する必要があり、■の条件からPINフォトダイオード
を小形化して容量を小さくする必要があり、■の条件か
ら光導波路とPINフォトダイオードの結合性を高める
必要がある。
このような条件を考慮して第4図(a)に示すように光
導波路とPINフォトダイオードを一体的に形成した受
光装置が提案されている。
高抵抗InP基板50上にn−InPのバッファ層52
を介してn−InGaAsPの光導波路層54が形成さ
れている。この光導波路層54上に光進行方向に沿って
長く形成されたPINフォトダイオード56が形成され
ている。すなわち、光導波路層54上にn”InPの8
層57、n−InGaAsの1層58、p”InPの2
層59が順番に積層されている。PINフォトダイオー
ド56全体が小型で容量が小さいわりに、光導波路層5
4と8層57との接触面積が大きく入射光量が大きくと
れるという利点がある。
[発明が解決しようとする課題] しかしながら、上述の提案された受光装置の場合、PI
Nフォトダイオードに入射する光強度が第4図(b)に
示すように、光の進行方向に沿って徐々に低下するとい
う不均一性を呈するという問題があった。したがって、
第4図(a)に示すPINフォトダイオードの左側では
キャリアが多く発生し、右側では発生するキャリアが少
なくなる。
光強度が強(PINフォトダイオードで発生するキャリ
アが多くなりすぎると、そのキャリアによる空間電荷効
果により高速動作性が損なわれるため、入射可能な光強
度に限界がある。このためPINフォトダイオードに入
射する光強度が第4図(b)に示すように不均一である
と、PINフォトダイオードに入射し得る光強度が、そ
の左側の最も強い部分の限界値により制限される。した
がって、第4図(b)に示す光強度の不均一性により、
PINフォトダイオードに入射し得る光強度の限界が低
下するという問題があった。
本発明は上記事情を考慮してなされたもので、先導波路
層からPINフォトダイオードに入射する光の強度を均
一化した受光装置を提供することを目的とする。
[課題を解決するための手段] 上記目的は、光を導く光導波路と1.前記光導波路上に
形成されたN層と、前記N層上に形成された1層と、前
記1層上に形成されたP層とを有するPINフォトダイ
オードとを備え、 前記N層の厚さが、前記光導波路に
おける光の進行方向に沿って徐々に薄くなるように形成
されていることを特徴とする受光装置によって達成され
る。
[作用] 本発明によれば、N層の厚さが、前記光導波路層の前記
一端から前記他端へ向かう方向に沿って徐々に薄くなる
ように形成したので、入射する光強度の不均一を補償し
て均一な光を入射することができる。
[実施例] 本発明の一実施例による受光装置を第1図及び第2図を
用いて説明する。第1図は受光装置全体を示す斜視図、
第2図(a)は受光装置の主要部のIIa −IIa線
断面図、同図(b)はmb−mb線断面図である。
第1図に示すように、高抵抗InP基板10上には2本
の光導波路12.14が形成されている。
これら光導波路12.14は光検波のための光結合部1
6を構成するように配置され、一方には変調光信号が入
射され、他方にはレフ1ランス光信号が入射される。光
導波路12.14の端部にはそれぞれPINフォトダイ
オード20.30が形成されている。
光導波路12.14は、InP基板10上に形成された
n−InPのバッファ層12a、14aと、バッファ層
12a、14a上に形成されたn−InGaAsPの光
導波路層12b、14bにより構成されている。
PINフォトダイオード20.30の詳細について第1
図及び第2図を参照して説明する。
PINフォトダイオード20は、光導波路層12b上に
n“I nGaAsのエツチングストップ層12cを介
して形成されている。エツチングストップ層12cは製
造工程上の必要により挿入されたもので、その詳細につ
いては後述する。
n”InGaAs層12c上にn”InPの8層21が
形成されているが、本実施例の特徴は、この8層21の
厚さが、先導波路層12bの入射光の進行方向に沿って
徐々に薄くなっている点である。すなわち、従来の受光
装置が有していた光強度の不均一性を8層21の厚さを
変えることにより補償している。
8層21の最も薄゛い部分の厚さを従来の8層の厚さに
相当するようにし、他の部分をそれより厚矩形製するこ
とが望ましい。
8層21上には、従来と同様に、n″’InGaAsの
1層22及びp”InPの2層23が順に積層されてい
る。
2層23上にはAuZnAuのP側電極24が形成され
ている。InP基板10上に伸びた8層21上にAuS
nのN側型[!25が形成されている。
PINフォトダイオード30もPINフォトダイオード
20と同様な構成をしており、n“InGaAs層14
c上にn”InPのN層31、nInGaAsの1層3
2及びp”InPの2層33が順に積層され、2層33
上にはP側電極34、I−nP基板10上に伸びた8層
31上にN側電極35が形成されている。
なお、PINフォトダイオード20.30が形成されて
いない光導波路12.14上はn−InPの埋込みクラ
ッド層(図示せず)が形成されている。
光導波路12.14及びPINフォトダイオード20.
30全体はシリコン窒化膜の保護膜40により覆われて
いる。
このように本実施例によれば PINフォトダイオード
の8層の厚さを変えることにより光強度が均一化された
ので、PINフォトダイオードに入射し得る光強度の限
界を上昇させ、低雑音で高速動作させることが可能であ
る。
次に、第3図を用いて受光装置の製造方法を説明する。
第3図(al)〜(gl)は第2図(a)のI[a−1
1a線断面図に相当し、第3図(a2) 〜(o2)j
、を第2図(b)のmb−nb線断面図の左半部に相当
している。
まず、高抵抗InP基板10全面にn−InPのバッフ
ァ層12aとn−I n* Ga+−g Aa。
P、−2の光導波路層12bと厚さ50Aのn” In
GkAsのエツチングストップ層12cをMOCVD法
により順次形成する(第3図(al)、 (a2))。
なお、Inの組成比XとAsの組成比yとの間には次式
のような関係がある。
y=0.42/(0,18+0.02x)次に、バッフ
ァ層12a、光導波路層12b、エツチングストップ層
12cを第1図に示すような形状にエツチング整形して
、光導波路12.を形成する(第3図(bl)、 (b
2))、 。
次に、厚さをコントロールしながら図示めテーパ形状仁
なるようにn”TnPの8層21を全面に形成する(第
3図(cl)、(c2))、 n” I nPは、In
1l中にPを過飽和させた溶液を用いて液相成長法によ
り形成される。したがって、n”In゛P層の厚さのコ
ントロールは溶液に浸している時間、すなわち液相成長
させる時間をコントロールすることにより行う。
引き続いて、n−InGaAsの1層22及びp“In
Pの2層23を全面に形成する(第3図(cl)、 (
c2))。
次に、PINフォトダイオード20の平面形状のレジス
ト層(図示せず)をマスクとして、HClによりp”I
nPの2層23をエツチング除去する(第3図(dl)
、 (d2))、エツチング液のHCjはInPのみ選
択エツチングするため、n−InGaAsの1層22で
エツチングがストップする。
次に、エツチング整形されたp”InPの2層23をマ
スクとして、HFとHN Osの混合エツチング液によ
りn−InGaAsの1層22をエツチング除去する(
第3図(el)、 (e2))、エツチング液のHFと
HN Osの混合液は、I nGaAsのみ選択エツチ
ングするため、n”InPの8層21でエツチングがス
トップする。
次に、N側電極25形成予定領域まで覆うように形成さ
れたレジスト層(図示せず)をマスクとして、HCjエ
ツチング液によりn”InPの8層21をエツチング除
去する(第3図(fl)、 (f2))。
このとき、エツチングはn”InPの8層21下に形成
されたn” I nGaAsのエツチングストップ層1
2cによりストップし、光導波路層12bまで達しない
、すなわち、エツチングストップ層12cは、n”In
Pの8層21のエツチング時に光導波路層12bまでエ
ツチングされるの防止するためのものである。
次に、PINフォトダイオード20領域以外のエツチン
グストップ層12cを除去した後、PINフォトダイオ
ード20上のみにシリコン酸化膜(図示せず)を被せて
、n−InPの埋込みクラッド層42を形成する0次に
、シリコン酸化膜を剥離してシリコン窒化膜の保護膜4
0を形成する。
続いて、8層21のInP基板10に伸びた部分及び2
層23上の保護膜40にコンタクトホールを形成し、そ
れぞれN側電極25及びP側電極24を形成する(第3
図(Ql)、 (lJ2))。
本発明は上記実施例に限らず種々の変形が可能である0
例えば、基板、光導波路、PINフォトダイオードを構
成する材料について上記実施例のものに限定されるもの
ではない。
[発明の効果] 以上の通り、本発明によれば、PINフォトダイオード
に入射する光強度が均一化されたので、入射し得る光強
度の限界を上昇させ、低雑音で高速動作が可能な受光装
置を実現することができる。
【図面の簡単な説明】
第1図は本発明の一実施例による受光装置の斜視図、 第2図は同受光装置の主要部の断面図、第3図は同受光
装置の製造方法の工程図、第4図は従来の受光装置の主
要部の断面図である。 図において、 10・・・InP基板 12.14・・・光導波路 12a、14a・・・バッファ層(n−InP)12b
、14b・・・光導波路層 (n−InGaAsP) 12c、14c・・・エツチングストップ層(n” I
 nGaAs) 16・・・光結合部 20.30・・・PINフォトダイオード21.31 
・N層(n”1nP) 22.32−I層(n″″InGaAs)23.33 
・P層(p”InP) 24.34・・・pm電極 25.35・・・N側電極 40・・・保護膜 42・・・埋込みクラッド層(n−1nP)50・・・
InP基板 52 ・・・バッファ層(n−InP)54 ・・・光
導波路層(n−InGaAsP)56・・・PINフォ
トダイオード 57 ・N層(n”InP) 58 ・I層(n−InGaAs) 59−P層(p” InP)

Claims (1)

  1. 【特許請求の範囲】 光を導く光導波路と、 前記光導波路上に形成されたN層と、前記N層上に形成
    されたI層と、前記I層上に形成されたP層とを有する
    PINフォトダイオードとを備え、前記N層の厚さが、
    前記光導波路における光の進行方向に沿って徐々に薄く
    なるように形成されていることを特徴とする受光装置。
JP1067871A 1989-03-20 1989-03-20 受光装置 Expired - Lifetime JP2865699B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1067871A JP2865699B2 (ja) 1989-03-20 1989-03-20 受光装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1067871A JP2865699B2 (ja) 1989-03-20 1989-03-20 受光装置

Publications (2)

Publication Number Publication Date
JPH02246268A true JPH02246268A (ja) 1990-10-02
JP2865699B2 JP2865699B2 (ja) 1999-03-08

Family

ID=13357420

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1067871A Expired - Lifetime JP2865699B2 (ja) 1989-03-20 1989-03-20 受光装置

Country Status (1)

Country Link
JP (1) JP2865699B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009144884A1 (ja) * 2008-05-28 2009-12-03 日本電気株式会社 半導体受光素子及びその製造方法
WO2009144883A1 (ja) * 2008-05-28 2009-12-03 日本電気株式会社 半導体受光素子及びその製造方法
JP2019212819A (ja) * 2018-06-06 2019-12-12 富士通株式会社 光半導体素子及び光伝送装置
JPWO2021100133A1 (ja) * 2019-11-20 2021-05-27

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009144884A1 (ja) * 2008-05-28 2009-12-03 日本電気株式会社 半導体受光素子及びその製造方法
WO2009144883A1 (ja) * 2008-05-28 2009-12-03 日本電気株式会社 半導体受光素子及びその製造方法
JP5278429B2 (ja) * 2008-05-28 2013-09-04 日本電気株式会社 半導体受光素子及びその製造方法
JP5278428B2 (ja) * 2008-05-28 2013-09-04 日本電気株式会社 半導体受光素子及びその製造方法
JP2019212819A (ja) * 2018-06-06 2019-12-12 富士通株式会社 光半導体素子及び光伝送装置
JPWO2021100133A1 (ja) * 2019-11-20 2021-05-27
WO2021100133A1 (ja) * 2019-11-20 2021-05-27 日本電信電話株式会社 受光デバイスおよびその製造方法

Also Published As

Publication number Publication date
JP2865699B2 (ja) 1999-03-08

Similar Documents

Publication Publication Date Title
US5121182A (en) Integrated optical semiconductor device
US5701379A (en) Waveguide type semiconductor photodetecting device and fabrication process therefor
JPH0818026A (ja) 半導体光導波路集積型受光素子
US6205163B1 (en) Single-transverse-mode 1×N multi-mode interferometer type semiconductor laser device
JPH08248248A (ja) 特に半導体素子に組み込むのに適したセグメント形光ウェーブガイド
US4950044A (en) Optical semiconductor device for demultiplexing wavelength multiplexed lights
US7638856B2 (en) Optoelectronic transmitter integrated circuit and method of fabricating the same using selective growth process
JPH1022520A (ja) 半導体受光素子及びその製造方法
CN120742484B (zh) 一种光子集成器件的制备方法及结构
JPH02246268A (ja) 受光装置
JPH0878792A (ja) 半導体光学構成要素における埋込みストリップと外部ストリップの整列方法
JP2001168371A (ja) 装荷型半導体受光素子及びその製造方法
JPH04286168A (ja) アバランシェ・フォト・ダイオード
JPS6132804A (ja) 光導波路一体化受光素子およびその製造方法
JP3019271B2 (ja) 光導波路形成法
CN114761845A (zh) 用于光子集成电路的波导结构
JP4043555B2 (ja) 導波路型光検出器
JP3112114B2 (ja) 半導体光導波路の製造方法
US20250355285A1 (en) Optical Modulator
JP2850985B2 (ja) 半導体導波路型受光素子
JP3025322B2 (ja) 光導波路
JPH11212041A (ja) 半導体光素子
JPH07325328A (ja) 半導体光変調器
JPH05167096A (ja) 半導体光検出器
JPH04241471A (ja) 半導体導波路型受光素子