JPH02246272A - 二次元ホトセンサアレイ - Google Patents
二次元ホトセンサアレイInfo
- Publication number
- JPH02246272A JPH02246272A JP1066126A JP6612689A JPH02246272A JP H02246272 A JPH02246272 A JP H02246272A JP 1066126 A JP1066126 A JP 1066126A JP 6612689 A JP6612689 A JP 6612689A JP H02246272 A JPH02246272 A JP H02246272A
- Authority
- JP
- Japan
- Prior art keywords
- phototransistor
- thin film
- substrate
- pixel
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明はパーソナルコンピュータ、ワードプロセッサ、
ワークステーション等の画像入力装置あるいはデータ読
取り装置等に用いて好適な二次元ホトセンサアレイに関
する。
ワークステーション等の画像入力装置あるいはデータ読
取り装置等に用いて好適な二次元ホトセンサアレイに関
する。
従来パーソナルコンピュータ、ワードプロセッサ、ワー
クステーション等の画像入力装置に用いられていたのは
、−次元イメージセンサを機械的に走査することにより
書面を走査する方式の入力装置であった。
クステーション等の画像入力装置に用いられていたのは
、−次元イメージセンサを機械的に走査することにより
書面を走査する方式の入力装置であった。
上記従来技術は機械的走査と電気的走査とが混在するた
め、装置の小型化、読取り速度のスピードアップ、カラ
ー化等に限界があった。読取り速度を例にとれば、Ａ４
判原稿を８本／ｍｍの分解能で読取るにはほぼ１５秒の
時間を要した。またカラー化に際しては、機械的走査を
３回繰返す等の操作が必要であり、さらに３倍以上の読
取り時間を要するとともにフィルタの構成の自由度も失
なわれた。 本発明は従来の機械式走査をなくシ、全電子式走査によ
る画像入力を可能にすることを目的とする。 本発明の他の目的は密着形二次元センサを提供すること
にある。 本発明の更に他の目的は大面積、高感度、高速応答のセ
ンサアレイを提供することにある。
め、装置の小型化、読取り速度のスピードアップ、カラ
ー化等に限界があった。読取り速度を例にとれば、Ａ４
判原稿を８本／ｍｍの分解能で読取るにはほぼ１５秒の
時間を要した。またカラー化に際しては、機械的走査を
３回繰返す等の操作が必要であり、さらに３倍以上の読
取り時間を要するとともにフィルタの構成の自由度も失
なわれた。 本発明は従来の機械式走査をなくシ、全電子式走査によ
る画像入力を可能にすることを目的とする。 本発明の他の目的は密着形二次元センサを提供すること
にある。 本発明の更に他の目的は大面積、高感度、高速応答のセ
ンサアレイを提供することにある。
上記目的を達成するために本発明は、基板上にホトトラ
ンジスタを二次元的に配置することによりホトセンサア
レイを構成したものである。 また画素数の増大にともなうクロストークの増大を抑え
るためホトトランジスタに加えて薄膜トランジスタを画
素毎に付加するものである。 また、センサアレイの大面積化、高感度化、高速化のた
めに、ホトトランジスタの感光部および薄膜トランジス
タに非晶質シリコンを用いたものである。 さらに、入力装置の薄型化をはかるために、密着センサ
方式としたものである。
ンジスタを二次元的に配置することによりホトセンサア
レイを構成したものである。 また画素数の増大にともなうクロストークの増大を抑え
るためホトトランジスタに加えて薄膜トランジスタを画
素毎に付加するものである。 また、センサアレイの大面積化、高感度化、高速化のた
めに、ホトトランジスタの感光部および薄膜トランジス
タに非晶質シリコンを用いたものである。 さらに、入力装置の薄型化をはかるために、密着センサ
方式としたものである。
基板上に形成されたホトトランジスタは、電界効果型薄
膜トランジスタでソース、ドレインおよびゲート電極に
バイアスを印加することにより、入射光を電気信号に変
換する。この場合ホトトランジスタは光電変換機能を有
するとともに、スイッチ機能、増幅機能を有するので、
基板面内に多数個配置された画素を順次走査してクロス
トークなく信号を外部に取出すことができる。また、そ
の増幅機能により高いＳＮ比を実現することができる。 薄膜トランジスタは各画素のスイッチ作用をより完全に
するためのものである。 半導体層として用いる非晶質シリコンは、光が照射され
るとホトキャリアを生じ、これがゲート間隙部のチャネ
ルをつなぐ役割りを果す、これによりホトトランジスタ
が動作する。本トランジスタはゲート、ソース、ドレイ
ン端子の他に光が当る場所つまりもう一つの端子を有す
ると考えることも出来る。すなわち実効的に４端子素子
であるため、極めてフレキシブルな使用方法が可能であ
る。
膜トランジスタでソース、ドレインおよびゲート電極に
バイアスを印加することにより、入射光を電気信号に変
換する。この場合ホトトランジスタは光電変換機能を有
するとともに、スイッチ機能、増幅機能を有するので、
基板面内に多数個配置された画素を順次走査してクロス
トークなく信号を外部に取出すことができる。また、そ
の増幅機能により高いＳＮ比を実現することができる。 薄膜トランジスタは各画素のスイッチ作用をより完全に
するためのものである。 半導体層として用いる非晶質シリコンは、光が照射され
るとホトキャリアを生じ、これがゲート間隙部のチャネ
ルをつなぐ役割りを果す、これによりホトトランジスタ
が動作する。本トランジスタはゲート、ソース、ドレイ
ン端子の他に光が当る場所つまりもう一つの端子を有す
ると考えることも出来る。すなわち実効的に４端子素子
であるため、極めてフレキシブルな使用方法が可能であ
る。
以下、本発明を実施例により説明する。第１図は本発明
の一実施例を示したものである。第１ｖＡ（ａ）は画素
部の平面図、同図（ｂ）は画素部断面図、同図（０）は
パネル構成配線図を示したものである。 センサ基板の製作法をまず説明する。ガラス基板１上に
金属クロムを２００ｎｍ厚にスパッタ蒸着し、トランジ
スタ部で２つの枝を持つようにパターニングしてゲート
２とする。ついで、この上にプラズマＣＶＤ法によりゲ
ート絶縁膜の窒化シリコン３、半導体層としてのａ−８
ｉ層４、オーミックコンタクト層としてのｎａ−８ｉ層
５を連続的に堆積する。半導体層のａ−Ｓｉはホトキャ
リア生成層であると同時にＳｉＮ膜との界面においてチ
ャンネルを形成して電流経路をつくる層でもある。厚さ
は５５０ｎｍである。 プラズマＣＶＤ法は真空容器中にモノシラン（ＳｉＨ４
）をベースにしたガスを導入し、ＲＦパワーを加えるこ
とによりプラズマを形成し、これにより分解したＳｉお
よび水素が基板上に堆積するものである。モノシラン１
００％、あるいはモノシランの水素希釈ガス（たとえば
１０％）を用いるならばアンドープのａ−８ｉが形成さ
れ、これらに加えてホスフィン（ＰＨ，）を導入すれば
ｎ型不純物である燐をドープしたａ−８ｉを形成するこ
とができる。またＳｉＨムとともに窒素やアンモニアを
導入すれば窒化シリコンが形成され、Ｎ、Ｏガスを導入
すれば酸化シリコン膜を形成することができる。これら
の絶縁膜はゲート絶縁膜や保護膜として用いられる。堆
積したａ−８ｉは第１図（ａ）、（ｂ）に示すように島
状にパターニングを行った。 つぎにソース、ドレイン電極を形成する。電極材料とし
てはＣｒとＡｆｌの二層膜を用いた。ソース電極６、ド
レイン電極７はパターニングで形成する。第１図（Ｑ）
に示すようにソース電極は一括して一つの電極に集めら
れる０通常この端子はアース端子に接続される。ドレイ
ン端子はコラム状にまとめられ、水平シフトレジスタ１
１に接続される。この場合直接接続してもよいが１間に
バッファあるにはラッチ機能を有する回路を挿入するケ
ースが多い。 一方、ゲート線は垂直レジスタ１０に接続され、順次ゲ
ート線を開放して面走査を可能にする。ゲート線とドレ
イン線の交差部に位置する各々のホトトランジスタ１８
は光のセンサであると同時にスイッチ機能を持つスイッ
チ素子である。したがってゲート線にパルスを加えるこ
とによって、そのゲート線につながる１ラインのトラン
ジスタを電気的にスイッチオンし、ドレイン線に順次パ
ルスを印加することにより、各ホトトランジスタ上に入
射する光に対応した光信号をドレイン線よりとりだすこ
とが可能となる。 以上が大面積ホトセンサアレイの動作原理である。 第２図は本発明の別の実施例を示したものである。二次
元ホトセンサの一画素の平面図である。 製造方法は第１図の実施例と同様である。しかし構造は
やや異なリソース電極は１ケで画素中央部を横切ってお
り、ドレイン線はソース電極の両側に２本分れている。 これらの２本のドレイン線は最終的には１本にまとめら
れる。半導体領域は２つの島に分れている。したがって
画素部は４ケのホトトランジスタから構成されることに
なる。このような構成は完全密着方式のホトセンサにと
くに適している。 第３図は本発明の別の実施例を示したもので密着方式の
センサを示したものである。ガラス基板上にホトトラン
ジスタアレイを形成するが、このホトトランジスタアレ
イ上に一定のギャップ（５０μｍから１００μｍ程度）
をおいて原稿を置く、光源はガラス基板裏面に配置され
、裏面から遮光領域１６の間を通過した光が［稿を照射
する０Ｍ稿で反射した光は半導体領域に入り、ここで吸
収されてホトキャリアを生ずる。このホトキャリアはゲ
ート、ドレインに電圧を加えて光信号として読み出され
る。 ホトトランジスタの製法は第一の実施例と逆である。ま
ず、ガラス基板上にＣｒを１５０ｎｍの厚さに堆積した
のち、遮光膜１６をパターニングする。遮光膜形成後こ
の上に絶縁膜を堆積して電気的に分離する。ソース、ド
レイン電極の形成が次の工程であるが、Ｃｒとｎａ−８
ｉの二層構造とした＊ｎａ−ｓｉは無論オーミックコン
タクト用の層である。パターニング後、この上にａ−８
ｉのｉ層とゲート絶縁膜のＳｉＮを堆積し第４図に示す
ように島状にパターン化する。引き続きゲート絶縁膜１
４を堆積し、ゲート金属の堆積。 パターン化、最後に保護膜としての５ｉＮｌ１１７を堆
積する。 第４図に示すように（この図は一画素に対応する）画素
は４ケのホトトランジスタからなり、これらのホトトラ
ンジスタは画素中央を走るソース電極に共通に接続され
ている。ドレイン電極は両サイドに配置され、４つのホ
トトランジスタの電気信号は加算されて一画素の信号と
なる。但し。 場合によっては２ケの組でホトトランジスタを接続し、
それぞれのドレイン線から別々の信号として外部へとり
出す構成も可能である。この場合は横方向の分解能は２
倍どなる。 さて、画素を４分割したのは光信号をなるべく画素内で
平均した形でとり出すためである。光源からの光は遮光
膜やゲート、ドレイン線の間隙を通り抜けて原稿に達し
、原稿で反射された後半導体内部に吸収される。光が抜
けてくる領域と半導体領域は最適に設計されなければな
らず、二つの領域の比はあまり大きくない方がよい、比
としては１に近い値が有効である。この比を決定するの
は光量や原稿反射率、光感度等であり、１７２〜２の間
程度におさまるのが望ましい。 このように集められた光信号は第１図（ｃ）に示したよ
うに垂直および水平のシフトレジスタにより順次外部へ
出力される。走査の方式は線順次であっても１魚類次で
あってもよい、またラッチ回路、バッファ回路が随時設
けられる。走査回路は外付けのＩＣであってもよいし、
ガラス基板上に組込んでもよい、外付けの場合ＩＣチッ
プをテープオートメーテツドポンディング（ＴＡＢ）方
式やチップオングラス（ＣＯＧ）方式等により取付ける
。ガラス基板上に組込むのはホトトランジスタと同じ（
ａ−８ｉで作った薄膜トランジスタによる走査回路であ
ってもよいし、多結晶シリコントランジスタであっても
よい、薄膜トランジスタとＩＣチップの混在であっても
よい。 本センサアレイはいろいろな装置に用いることが可能で
あるが、Ａ４判カラー画像データ入力装置の試作を行い
特性の確認を行った。カラー情報入力のためには、Ｒ，
Ｇ、Ｈの三色フィルタをセンサ上にデルタ配列により配
置してカラー情報の再現性をよくした。このフィルタ配
置は同じくａ−８ｉ薄膜トランジスタ闘動による液晶デ
イスプレィと全く同じ配列とし入力した画像情報がその
ま）デイスプレィ上に再現されるようにした。カラー画
像入力の読取り時間は０．５秒である。 第５図は本発明の別の実施例を示したものである。これ
はアレー内の四画素分を示したものであるが各画素はホ
トトランジスタ１８とスイッチ用薄膜トランジスタ（Ｔ
ＦＴ）２０とから構成される。第５図（ａ）と（ｂ）で
はＴＰＴの接続位置が異なるが機能的には同じである。 走査方法も前記実施例と同様である。第５図（ａ）に相
当する画素部の平ｒＭ図を第６図に、断面図を第７図に
示す、第７図からもわかるようにＴＰＴおよびホトトラ
ンジスタはともに非晶質シリコンから作られており、プ
ロセス上の工程数の増加はない、ゲート形状、電極構成
が異なるだけである。ゲートもＴＰＴとホトトランジス
タが同じゲートバスに接続しであるがＴＰＴゲート線を
ホトトランジスタと別に設けることももちろん可能であ
る。 第８図は別の実施例の構成を示したもので画素部のホト
トランジスタは２ケで構成されこれをスイッチするＴＰ
Ｔは１ケとしたものである。 ＴＰＴのチャネル幅、チャネル長比（Ｗ／ Ｌ ）は大
きくとることができる（Ｌが小さい）のでＴＰＴ寸法は
ホトトランジスタに比して小さくてよい０本実施例のソ
ース、ドレインの関係は第５図（ｂ）に対応する。 第９図はもう一つの実施例を示したもので非晶質シリコ
ンの島は分離されておらずホトトランジスタとＴＰＴの
分離は電極１９により行われる。 ここではＴＰＴとホトトランジスタとを同じ材料で作る
実施例について述べ・たがこれらの構成。 材料がこれに限定さ九るものでないことはもちろんであ
る０両者の材料が異なっていても一向に構わない。 以上１本発明を実施例に基づいて説明してきたが本発明
は二九らに限定されるものではない、すなわち実施例に
おいては構造、材料、プロセス等については必ずしも多
くの例示を行っていない。 ホトトランジスタの構造としてはゲートが２本の枝状に
分れている例を示したが、ゲートの枝が１本であっても
よいし、半導体領域の分割数も４ケに限るわけではなく
たとえば第１０図に示すように２分割あるいは３分割で
あっても構わないことは勿論である。 また材料も遮光膜は金属、半導体はａ−８ｉ、絶縁膜は
無機膜とくにＳｉＮ膜としたがこれらも各種のバリエー
ジ遥ンがある。各種絶縁膜や遮光膜は有機膜であっても
よく、半導体は非晶質合金。 Ｕ−Ｖ族、ｍ−ｖ族生導体薄膜、Ｓｉ等であってもよく
、絶縁膜はＳｉｎｇｓ ＡＱ２０３等の酸化膜でもよい
し有機膜と無機膜、無機膜同志の組合せでもよい。 また製造工程も、ガラス上にゲート、ゲート絶縁膜、半
導体、保護膜を堆積後、保護膜をとってオーミックコン
タクト、金属を堆積する方式でも全く同様にセンサアレ
イを作ることができる。
の一実施例を示したものである。第１ｖＡ（ａ）は画素
部の平面図、同図（ｂ）は画素部断面図、同図（０）は
パネル構成配線図を示したものである。 センサ基板の製作法をまず説明する。ガラス基板１上に
金属クロムを２００ｎｍ厚にスパッタ蒸着し、トランジ
スタ部で２つの枝を持つようにパターニングしてゲート
２とする。ついで、この上にプラズマＣＶＤ法によりゲ
ート絶縁膜の窒化シリコン３、半導体層としてのａ−８
ｉ層４、オーミックコンタクト層としてのｎａ−８ｉ層
５を連続的に堆積する。半導体層のａ−Ｓｉはホトキャ
リア生成層であると同時にＳｉＮ膜との界面においてチ
ャンネルを形成して電流経路をつくる層でもある。厚さ
は５５０ｎｍである。 プラズマＣＶＤ法は真空容器中にモノシラン（ＳｉＨ４
）をベースにしたガスを導入し、ＲＦパワーを加えるこ
とによりプラズマを形成し、これにより分解したＳｉお
よび水素が基板上に堆積するものである。モノシラン１
００％、あるいはモノシランの水素希釈ガス（たとえば
１０％）を用いるならばアンドープのａ−８ｉが形成さ
れ、これらに加えてホスフィン（ＰＨ，）を導入すれば
ｎ型不純物である燐をドープしたａ−８ｉを形成するこ
とができる。またＳｉＨムとともに窒素やアンモニアを
導入すれば窒化シリコンが形成され、Ｎ、Ｏガスを導入
すれば酸化シリコン膜を形成することができる。これら
の絶縁膜はゲート絶縁膜や保護膜として用いられる。堆
積したａ−８ｉは第１図（ａ）、（ｂ）に示すように島
状にパターニングを行った。 つぎにソース、ドレイン電極を形成する。電極材料とし
てはＣｒとＡｆｌの二層膜を用いた。ソース電極６、ド
レイン電極７はパターニングで形成する。第１図（Ｑ）
に示すようにソース電極は一括して一つの電極に集めら
れる０通常この端子はアース端子に接続される。ドレイ
ン端子はコラム状にまとめられ、水平シフトレジスタ１
１に接続される。この場合直接接続してもよいが１間に
バッファあるにはラッチ機能を有する回路を挿入するケ
ースが多い。 一方、ゲート線は垂直レジスタ１０に接続され、順次ゲ
ート線を開放して面走査を可能にする。ゲート線とドレ
イン線の交差部に位置する各々のホトトランジスタ１８
は光のセンサであると同時にスイッチ機能を持つスイッ
チ素子である。したがってゲート線にパルスを加えるこ
とによって、そのゲート線につながる１ラインのトラン
ジスタを電気的にスイッチオンし、ドレイン線に順次パ
ルスを印加することにより、各ホトトランジスタ上に入
射する光に対応した光信号をドレイン線よりとりだすこ
とが可能となる。 以上が大面積ホトセンサアレイの動作原理である。 第２図は本発明の別の実施例を示したものである。二次
元ホトセンサの一画素の平面図である。 製造方法は第１図の実施例と同様である。しかし構造は
やや異なリソース電極は１ケで画素中央部を横切ってお
り、ドレイン線はソース電極の両側に２本分れている。 これらの２本のドレイン線は最終的には１本にまとめら
れる。半導体領域は２つの島に分れている。したがって
画素部は４ケのホトトランジスタから構成されることに
なる。このような構成は完全密着方式のホトセンサにと
くに適している。 第３図は本発明の別の実施例を示したもので密着方式の
センサを示したものである。ガラス基板上にホトトラン
ジスタアレイを形成するが、このホトトランジスタアレ
イ上に一定のギャップ（５０μｍから１００μｍ程度）
をおいて原稿を置く、光源はガラス基板裏面に配置され
、裏面から遮光領域１６の間を通過した光が［稿を照射
する０Ｍ稿で反射した光は半導体領域に入り、ここで吸
収されてホトキャリアを生ずる。このホトキャリアはゲ
ート、ドレインに電圧を加えて光信号として読み出され
る。 ホトトランジスタの製法は第一の実施例と逆である。ま
ず、ガラス基板上にＣｒを１５０ｎｍの厚さに堆積した
のち、遮光膜１６をパターニングする。遮光膜形成後こ
の上に絶縁膜を堆積して電気的に分離する。ソース、ド
レイン電極の形成が次の工程であるが、Ｃｒとｎａ−８
ｉの二層構造とした＊ｎａ−ｓｉは無論オーミックコン
タクト用の層である。パターニング後、この上にａ−８
ｉのｉ層とゲート絶縁膜のＳｉＮを堆積し第４図に示す
ように島状にパターン化する。引き続きゲート絶縁膜１
４を堆積し、ゲート金属の堆積。 パターン化、最後に保護膜としての５ｉＮｌ１１７を堆
積する。 第４図に示すように（この図は一画素に対応する）画素
は４ケのホトトランジスタからなり、これらのホトトラ
ンジスタは画素中央を走るソース電極に共通に接続され
ている。ドレイン電極は両サイドに配置され、４つのホ
トトランジスタの電気信号は加算されて一画素の信号と
なる。但し。 場合によっては２ケの組でホトトランジスタを接続し、
それぞれのドレイン線から別々の信号として外部へとり
出す構成も可能である。この場合は横方向の分解能は２
倍どなる。 さて、画素を４分割したのは光信号をなるべく画素内で
平均した形でとり出すためである。光源からの光は遮光
膜やゲート、ドレイン線の間隙を通り抜けて原稿に達し
、原稿で反射された後半導体内部に吸収される。光が抜
けてくる領域と半導体領域は最適に設計されなければな
らず、二つの領域の比はあまり大きくない方がよい、比
としては１に近い値が有効である。この比を決定するの
は光量や原稿反射率、光感度等であり、１７２〜２の間
程度におさまるのが望ましい。 このように集められた光信号は第１図（ｃ）に示したよ
うに垂直および水平のシフトレジスタにより順次外部へ
出力される。走査の方式は線順次であっても１魚類次で
あってもよい、またラッチ回路、バッファ回路が随時設
けられる。走査回路は外付けのＩＣであってもよいし、
ガラス基板上に組込んでもよい、外付けの場合ＩＣチッ
プをテープオートメーテツドポンディング（ＴＡＢ）方
式やチップオングラス（ＣＯＧ）方式等により取付ける
。ガラス基板上に組込むのはホトトランジスタと同じ（
ａ−８ｉで作った薄膜トランジスタによる走査回路であ
ってもよいし、多結晶シリコントランジスタであっても
よい、薄膜トランジスタとＩＣチップの混在であっても
よい。 本センサアレイはいろいろな装置に用いることが可能で
あるが、Ａ４判カラー画像データ入力装置の試作を行い
特性の確認を行った。カラー情報入力のためには、Ｒ，
Ｇ、Ｈの三色フィルタをセンサ上にデルタ配列により配
置してカラー情報の再現性をよくした。このフィルタ配
置は同じくａ−８ｉ薄膜トランジスタ闘動による液晶デ
イスプレィと全く同じ配列とし入力した画像情報がその
ま）デイスプレィ上に再現されるようにした。カラー画
像入力の読取り時間は０．５秒である。 第５図は本発明の別の実施例を示したものである。これ
はアレー内の四画素分を示したものであるが各画素はホ
トトランジスタ１８とスイッチ用薄膜トランジスタ（Ｔ
ＦＴ）２０とから構成される。第５図（ａ）と（ｂ）で
はＴＰＴの接続位置が異なるが機能的には同じである。 走査方法も前記実施例と同様である。第５図（ａ）に相
当する画素部の平ｒＭ図を第６図に、断面図を第７図に
示す、第７図からもわかるようにＴＰＴおよびホトトラ
ンジスタはともに非晶質シリコンから作られており、プ
ロセス上の工程数の増加はない、ゲート形状、電極構成
が異なるだけである。ゲートもＴＰＴとホトトランジス
タが同じゲートバスに接続しであるがＴＰＴゲート線を
ホトトランジスタと別に設けることももちろん可能であ
る。 第８図は別の実施例の構成を示したもので画素部のホト
トランジスタは２ケで構成されこれをスイッチするＴＰ
Ｔは１ケとしたものである。 ＴＰＴのチャネル幅、チャネル長比（Ｗ／ Ｌ ）は大
きくとることができる（Ｌが小さい）のでＴＰＴ寸法は
ホトトランジスタに比して小さくてよい０本実施例のソ
ース、ドレインの関係は第５図（ｂ）に対応する。 第９図はもう一つの実施例を示したもので非晶質シリコ
ンの島は分離されておらずホトトランジスタとＴＰＴの
分離は電極１９により行われる。 ここではＴＰＴとホトトランジスタとを同じ材料で作る
実施例について述べ・たがこれらの構成。 材料がこれに限定さ九るものでないことはもちろんであ
る０両者の材料が異なっていても一向に構わない。 以上１本発明を実施例に基づいて説明してきたが本発明
は二九らに限定されるものではない、すなわち実施例に
おいては構造、材料、プロセス等については必ずしも多
くの例示を行っていない。 ホトトランジスタの構造としてはゲートが２本の枝状に
分れている例を示したが、ゲートの枝が１本であっても
よいし、半導体領域の分割数も４ケに限るわけではなく
たとえば第１０図に示すように２分割あるいは３分割で
あっても構わないことは勿論である。 また材料も遮光膜は金属、半導体はａ−８ｉ、絶縁膜は
無機膜とくにＳｉＮ膜としたがこれらも各種のバリエー
ジ遥ンがある。各種絶縁膜や遮光膜は有機膜であっても
よく、半導体は非晶質合金。 Ｕ−Ｖ族、ｍ−ｖ族生導体薄膜、Ｓｉ等であってもよく
、絶縁膜はＳｉｎｇｓ ＡＱ２０３等の酸化膜でもよい
し有機膜と無機膜、無機膜同志の組合せでもよい。 また製造工程も、ガラス上にゲート、ゲート絶縁膜、半
導体、保護膜を堆積後、保護膜をとってオーミックコン
タクト、金属を堆積する方式でも全く同様にセンサアレ
イを作ることができる。
本発明によれば、画素を構成するホトトランジスタが感
光機能、スイッチング機能、増幅機能を有するため、従
来実現が困難であった二次元ホトセンサアレイを容易に
実現できる。このセンサは全電子式に画像情報を高速に
電気信号に変換することができ、色フィルタとの組み合
せによりカラー画像入力も容易に出来る効果がある。 画素の構成をホトトランジスタとＴＰＴの組合せにする
ことにより、非選択画素からのリーク電流あるいはクロ
ストークを抑えることができＳＮ比の増大が可能になる
という効果がある。更にこれはアレイ上の画素数が数十
刃、数百万と多くなって来たときにその効果が大きいも
のである。この場合ＴＰＴをホトトランジスタを作ると
同じ材料たとえば非晶質シリコンで作るとすればプロセ
スの簡略化が可能で低コスト化に効果がある。 機械的走査がないため装置全体を薄型化できる効果があ
る。 また、感光部の半導体として非晶質シリコンを用いてい
るので、高感度、大面積、低温プロセスが可能で高性能
化、低価格化が可能であるという効果がある。 また、基板上に窓を設けることにより完全密着方式のホ
トセンサアレイを実現する、ことができ。 特殊な光学系を必要としない二次元画像入力装置を作る
ことができるため薄型化、低価格化の効果を有する。
光機能、スイッチング機能、増幅機能を有するため、従
来実現が困難であった二次元ホトセンサアレイを容易に
実現できる。このセンサは全電子式に画像情報を高速に
電気信号に変換することができ、色フィルタとの組み合
せによりカラー画像入力も容易に出来る効果がある。 画素の構成をホトトランジスタとＴＰＴの組合せにする
ことにより、非選択画素からのリーク電流あるいはクロ
ストークを抑えることができＳＮ比の増大が可能になる
という効果がある。更にこれはアレイ上の画素数が数十
刃、数百万と多くなって来たときにその効果が大きいも
のである。この場合ＴＰＴをホトトランジスタを作ると
同じ材料たとえば非晶質シリコンで作るとすればプロセ
スの簡略化が可能で低コスト化に効果がある。 機械的走査がないため装置全体を薄型化できる効果があ
る。 また、感光部の半導体として非晶質シリコンを用いてい
るので、高感度、大面積、低温プロセスが可能で高性能
化、低価格化が可能であるという効果がある。 また、基板上に窓を設けることにより完全密着方式のホ
トセンサアレイを実現する、ことができ。 特殊な光学系を必要としない二次元画像入力装置を作る
ことができるため薄型化、低価格化の効果を有する。
第１図は本発明の一実施例を示したもので、同図（ａ）
は４画素分の平面図、（ｂ）はＡＡ’断面図、（Ｃ）は
配線図、第２図は本発明の別の実施例を示したもので画
素４分割の一画素の平面図。 第３図は本発明の別の実施例の断面図、第４図は第３図
の画素部平面図（同図のＢＢ″が第３図に対応）、第５
図は本発明の別の実施例の画素部等価回路図、第６図お
よび第７図は各々第５図（ａ）に対応する平面図と断面
図、第８図は本発明の別の実施例の平面図、第９ｙＡお
よび第１０図は本発明の別の実施例の平面図である。 符号の説明 １・・・基板、２・・・ゲート、３・・・ゲート絶縁膜
、４・・・半導体、５・・・オーミックコンタクト、６
・・・ソース、７・・・ドレイン、８・・・絶縁膜、９
・・・入射光、１０・・・垂直シフトレジスタ、１１・
・・水平シフトレジスタ、１２・・・原稿、１３・・・
光源、１４・・・絶縁膜、１５・・・絶縁膜、１６・・
・遮光膜、１７・・・絶縁膜。 １８・・・ホトトランジスタ、１９・・・電極、２０・
・・薄膜トランジスタ。 ｌ目ｔｖ ７：基２級 ２ニゲ−） ３：バ縛穎 り：入鼾火 第２ｒｓ 第１図 （ｃｓ ） ６・・・ソース ９・・・入射光 １１・・・水平走査回路 ７・・・ドレイン １Ｇ・・・垂直走査回路 １８・・・ホトトランジスタ ４ｓ３図 第６ｒＩｇ１ 第７図 第９図 第８図 第１０図
は４画素分の平面図、（ｂ）はＡＡ’断面図、（Ｃ）は
配線図、第２図は本発明の別の実施例を示したもので画
素４分割の一画素の平面図。 第３図は本発明の別の実施例の断面図、第４図は第３図
の画素部平面図（同図のＢＢ″が第３図に対応）、第５
図は本発明の別の実施例の画素部等価回路図、第６図お
よび第７図は各々第５図（ａ）に対応する平面図と断面
図、第８図は本発明の別の実施例の平面図、第９ｙＡお
よび第１０図は本発明の別の実施例の平面図である。 符号の説明 １・・・基板、２・・・ゲート、３・・・ゲート絶縁膜
、４・・・半導体、５・・・オーミックコンタクト、６
・・・ソース、７・・・ドレイン、８・・・絶縁膜、９
・・・入射光、１０・・・垂直シフトレジスタ、１１・
・・水平シフトレジスタ、１２・・・原稿、１３・・・
光源、１４・・・絶縁膜、１５・・・絶縁膜、１６・・
・遮光膜、１７・・・絶縁膜。 １８・・・ホトトランジスタ、１９・・・電極、２０・
・・薄膜トランジスタ。 ｌ目ｔｖ ７：基２級 ２ニゲ−） ３：バ縛穎 り：入鼾火 第２ｒｓ 第１図 （ｃｓ ） ６・・・ソース ９・・・入射光 １１・・・水平走査回路 ７・・・ドレイン １Ｇ・・・垂直走査回路 １８・・・ホトトランジスタ ４ｓ３図 第６ｒＩｇ１ 第７図 第９図 第８図 第１０図
Claims (1)
- 【特許請求の範囲】 １、基板上にホトセンサをアレイ状に配置した二次元ホ
トセンサアレイであって、上記ホトセンサの各々の画素
が少なくとも１個の薄膜ホトトランジスタを有すること
を特徴とする二次元ホトセンサアレイ。 ２、上記各々の画素が薄膜ホトトランジスタおよび薄膜
トランジスタを少なくとも有することを特徴とする第１
項記載の二次元ホトセンサアレイ。 ３、上記薄膜ホトトランジスタが非晶質シリコンを用い
た電界効果型ホトトランジスタであり、上記薄膜トラン
ジスタが非晶質シリコンを用いた電界効果型薄膜トラン
ジスタであることを特徴とする第１項または第２項記載
の二次元ホトセンサアレイ。 ４、上記基板上に光源からの光を通す窓領域を有し、原
稿からの反射光を直接ホトトランジスタで受光すること
を特徴とする第１項ないし第３項の一に記載の二次元ホ
トセンサアレイ。 ５、上記二次元ホトセンサアレイを入力部に用いたこと
を特徴とする第１項ないし第４項の一に記載の画像デー
タ入力装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1066126A JP2796336B2 (ja) | 1989-03-20 | 1989-03-20 | 二次元ホトセンサアレイ |
| KR1019890013765A KR910007142A (ko) | 1988-09-30 | 1989-09-25 | 박막 광트랜지스터와 그것을 사용한 광센서어레이 |
| DE68923142T DE68923142T2 (de) | 1988-09-30 | 1989-09-29 | Dünnschicht-Phototransistor und solche Phototransistoren anwendende Photosensoranordnung. |
| EP89118067A EP0361515B1 (en) | 1988-09-30 | 1989-09-29 | Thin film phototransistor and photosensor array using the same |
| US07/803,798 US5200634A (en) | 1988-09-30 | 1991-12-09 | Thin film phototransistor and photosensor array using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1066126A JP2796336B2 (ja) | 1989-03-20 | 1989-03-20 | 二次元ホトセンサアレイ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02246272A true JPH02246272A (ja) | 1990-10-02 |
| JP2796336B2 JP2796336B2 (ja) | 1998-09-10 |
Family
ID=13306867
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1066126A Expired - Lifetime JP2796336B2 (ja) | 1988-09-30 | 1989-03-20 | 二次元ホトセンサアレイ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2796336B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100428405B1 (ko) * | 2000-04-12 | 2004-04-27 | 가시오게산키 가부시키가이샤 | 포토센서 어레이 및 그 제조방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4342774B2 (ja) | 2002-07-10 | 2009-10-14 | シャープ株式会社 | 光電変換量検出方法および光電変換装置、画像入力方法および画像入力装置、２次元イメージセンサおよび２次元イメージセンサの駆動方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59158553A (ja) * | 1983-02-28 | 1984-09-08 | Toshiba Corp | 光学的固体装置 |
| JPS6064467A (ja) * | 1983-09-20 | 1985-04-13 | Seiko Epson Corp | 固体イメ−ジセンサ |
| JPS62149251A (ja) * | 1985-12-23 | 1987-07-03 | Casio Comput Co Ltd | イメ−ジセンサ |
| JPS63232366A (ja) * | 1986-10-07 | 1988-09-28 | Canon Inc | 画像読取装置 |
| JPH028055U (ja) * | 1988-06-24 | 1990-01-18 |
-
1989
- 1989-03-20 JP JP1066126A patent/JP2796336B2/ja not_active Expired - Lifetime
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59158553A (ja) * | 1983-02-28 | 1984-09-08 | Toshiba Corp | 光学的固体装置 |
| JPS6064467A (ja) * | 1983-09-20 | 1985-04-13 | Seiko Epson Corp | 固体イメ−ジセンサ |
| JPS62149251A (ja) * | 1985-12-23 | 1987-07-03 | Casio Comput Co Ltd | イメ−ジセンサ |
| JPS63232366A (ja) * | 1986-10-07 | 1988-09-28 | Canon Inc | 画像読取装置 |
| JPH028055U (ja) * | 1988-06-24 | 1990-01-18 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100428405B1 (ko) * | 2000-04-12 | 2004-04-27 | 가시오게산키 가부시키가이샤 | 포토센서 어레이 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2796336B2 (ja) | 1998-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7046282B1 (en) | Image sensor and image sensor integrated type active matrix type display device | |
| US5525813A (en) | Image sensor having TFT gate electrode surrounding the photoelectric conversion element | |
| US5200634A (en) | Thin film phototransistor and photosensor array using the same | |
| KR100541787B1 (ko) | 활성 매트릭스 디스플레이 장치와 그 제조 방법 | |
| EP0232083B1 (en) | Photoelectric conversion device | |
| US4517733A (en) | Process for fabricating thin film image pick-up element | |
| JPS60161664A (ja) | 密着型二次元画像読取装置 | |
| KR950034823A (ko) | 씨씨디(ccd) 영상소자 및 제조방법 | |
| EP0361515B1 (en) | Thin film phototransistor and photosensor array using the same | |
| US4471371A (en) | Thin film image pickup element | |
| JPS60113587A (ja) | ２次元画像読取装置 | |
| TW454407B (en) | Semiconductor device and the manufacturing method thereof, image sensor apparatus comprising the same, and the image reader comprising the same | |
| JPH03276957A (ja) | イメージセンサ及びその駆動方法 | |
| JPS62124769A (ja) | 密着型イメ−ジセンサ | |
| JPH02246272A (ja) | 二次元ホトセンサアレイ | |
| US4916326A (en) | Long array photoelectric converting apparatus with reduced crosstalk | |
| JPH08181821A (ja) | 光電変換装置 | |
| JPS6258551B2 (ja) | ||
| JP3146509B2 (ja) | ２次元密着型イメージセンサ | |
| JPH04373172A (ja) | イメージセンサ | |
| JPS61148870A (ja) | 固体撮像装置 | |
| JPS60147158A (ja) | 密着型イメ−ジセンサ | |
| KR840001604B1 (ko) | 고체촬상소자의 제조방법 | |
| JPH02111068A (ja) | 密着形イメージセンサ | |
| JP3714025B2 (ja) | 半導体装置、製造方法及びそれを用いたイメージセンサ装置 |