JPS6064467A - 固体イメ−ジセンサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は固体撮像素子（固体イメージ、センサ）に関す
るものである。

従来固体イメージセンサはライン・センサとエリア・セ
ンサに大別されており、ラインセンサはファクシミリ等
の読み取シ用に又、エリアセンサはビデオカメラ用に用
いられている。

ライン・センサの主な用途はファクシミリであり、又イ
ンテリジェントコピアにある。これらの機器の近年の傾
向として、低価格化と、画像処理電視が注目されている
３１例えばファクシミリにしても２０万円以下のホーム
用のものが市場投入されつつある。ファクシミリにおい
ては、そのシステム内は読み出し部（リード、アウト）
と記録（プリント）部及び通信系から成るが、記録部は
サーマルヘッド等の開発により、又通信系はＬＳＩの発
展により、かなり低コストになる目途かたりてきたが、
リード・アウト部は複雑な光学系とセンサ自体がコスト
が高いので、全体としてコスト高になってしまう。従っ
てこのリードアウト部を低コストでしかも高性能に作り
込む技術が必要である。この部分の低コスト化が可能に
力ると、更に７アクシミリ、コピーマシン、プリンタと
の有機的な結合によりインテリジェント機能を持たせた
万能マシンとしてよシ高度の機器が実現できるこのリー
ドアウト部の低コスト化、高性能化を可能にするには光
学系を簡単にできるようなイメージセンサが必要である
。このために近年読み取り対象とイメージセンサを装着
させる密着型のセンサが提案されている。しかし実際に
は特性が不十分であったシ、信頼性が劣っていたシ、又
外部処理が複雑すぎてコスト的に成立しない等の欠点が
あった。又画像処理の際には、従来の単結晶基板方式は
、ｓ　／　Ｎ比が悪く、又結晶欠陥に伴なう均一性の悪
さゆえに、きれいな階調性を再現するには大きな問題を
かかえている。

一方、エリア、センサについては、Ｓｉの単結晶基板を
利用した、ＭＯＳ型やＣＣＤ型の固体イメージセンサが
登場するようになった。第１図は白黒画像をセンシング
する一般的なＭＯ８型イメージセンサの構成を示してい
る。通常感光セ）Ｖ　３は（ＮＸＭ）のマトリックス。

アレイ状に配置される。感光セ／１／３は電荷読み出し
用トランジスタ１とフォトダイオード２により構成され
ている。１Ｍ０８）ランジスタ１のゲート電極は水平選
択用シフトレジスタ７の出力１（、〜ＩＩ　Ｍが接続さ
れ、読み出し水平走査位置を選択する。又ＭＯ８）ラン
ジスタ１によりＭ本の水平走査線の中の選択された１ラ
インに対応するセル３の電荷出力はＮ本の垂直線に伝え
られると共にスイッチングトランジスタ４によシビデオ
ジグナルラインｖＳに転送される。垂直選択用シフトレ
ジスタ６は一水平走査期間内に出力Ｓ、〜ＳＮによシス
イツチングトランジスタ４を順次ＯＮさせて、垂直ライ
ン■。

〜ｖＮの′重荷データをシリアルにビデオングナルライ
ンＶＳに出力する。

第２図はこの感光セルを、モノリシック半導体で実現し
た場合の断面図である。Ｎ型Ｓ１単結晶基板１０中にＤ
型のウェル１１を形成、フィールド酸化膜１６．水平走
査信号が印加されるゲート電極１５．ソース、ドレイン
拡散１２１１３　＋及び垂直ラインをなすＡｌ配線１４
からなるＯＮ型ドレイン拡散層１３とＰ型つン／ｌ／１
１がフォトダイオードを構成する。通常このダイオード
には逆バイアスが印加され、Ｐ−Ｎ接合の底辺層には一
定の電荷が蓄えられる。一定期間に光が入射すると、ダ
イオードの光電流により蓄えられた電荷が放電する。従
ってゲート電極１．５によりトランジスタをＯＮさせた
時に、垂直ラインからの電荷充電量が光電流即ち、光量
と比例し、この電荷充電量を各セル毎にシリアルに読み
出すと、光イメージの電気変換が可能となる。

ところが、この方式には重大な欠点がある０１つにはブ
ルーミングと呼ばれる現象であり、強い入射光に対して
は、フォトダイオードに蓄積できる電荷量以上の過剰電
荷が発生し隣接セルや垂直ライン、即ちソース電極１２
に流れ込み、結果として垂直ライン上に画面上白い異状
なラインを形成する。又他の１つはミアと呼ばれるもの
であ紙入射光がフォトダイオードのみでなく、トランジ
スタのナヤネル部や、パルりの下方の方まで入射し、動
作上有害となるキャリアを発生させて、結果として画面
を白くにじませてしまう。このブルーミングやスミアは
、構造を複雑にすることや、平面的なパターンにおける
！−／しをきびしくすること、又外部のセルスアンプ周
辺を複雑にして逃れる等、むずかしい手段により低減は
可能であるが、基本的に全くなくなることはない。この
ことが、固体撮像素子の性能を低下させ又コストを増大
させる大きな要因と表っていた。

従って本発明の目的は、ライン・センサやイメージ・セ
ンサの低価格を実現することであり、他の目的は、Ｓ／
Ｎや均一性、ブルーミング、スミア等の従来の低レベル
の性能を改善することにある。

本発明は、感光セルを全て薄膜化、即ち薄膜トランジス
タと薄膜感光セルで構成することにより上記の日照を達
成するものである。

第５図は本発明の感光セル１９を表わしたものである１
つ七ル選択用トランジスタは薄膜トランジスタ（ＴＦＴ
）１７を、又１♂光素子は＃膜感光膜１８を用い、これ
らはガラス等の絶縁基板上に構成されている。この感光
セルは第１図のエリア。

イメージ、センサや後述のライン。センサに応用するも
のである。

この方式の特徴は、 （１）　感光体として暗電流が小さく、光吸収係数の大
きなアモルファスシリコン薄膜を用いると光感度が大き
く、特にエリアセンサでは暗い室内から明かるい屋外ま
で広い範囲での撮像が可能になる。又感光体が薄膜化す
ると、トランジスタの上域まで感光体の面積を広げられ
るので上記と同様の効果が生じる。

（２）　セル選択用トランジスタや周辺部のトランジス
タは、スイッチングスピードは早く、又光に対しては非
常に鈍感である必要がある。もしこのトランジスタに光
が照射された時、キャリアを生成しやすい材料はトラン
ジスタにリークを持たらし、保持電荷を放電させて、像
が破壊される。

本発明は、チャネル移動度が高く、又光吸収係数の非常
に小さい多結晶シリコンをチャネル材料に用いる。

従って本発明は感光体として、移動度の低い（暗電流の
小さい）、又光電流の大きいアモルファスシリコン膜、
トランジスタとして移動度の大きい又光電流の小さい多
結晶シリコン膜を用いる。

第４図は本発明の構造例を感光セル１単位について示し
たものである。絶縁性基板２０上に酸化膜２１を形成し
た後薄膜トランジスタを形成する多結晶Ｓ１薄膜を形成
しバターニングを行ない、ソース、ドレイン。チャネル
部２２　＋　２３．２　４となる薄膜アイランドを形裁
する。ゲート絶縁膜を形成後薄膜トランジスタのゲート
？ｌｆ極２６を形成、その後層間絶縁膜２５′ｆ：形成
し、ソース、ドレイン部２２．２３とのコンタクトホー
ルを開孔後Ａｌ配線層をつけて、バターニングし垂直ラ
イン２７とセル下部電極２８を形成する。その後全面に
アモルファスＳｉ薄膜をつけて、その上に上部電極とな
る透明導電膜層２９を形成する。ＴＰＴの薄膜半導体材
料としては、多結晶、あるいはアニールによ多結晶成長
させたラージグレイン多結晶シリコン薄膜がよい。感光
薄膜３０は上下の電極材料により、単なる感光抵抗素子
となったシ、又はＰ−Ｎ接合となったシするが、いずれ
にしても光を感知して、光電流を発生せしめ、又暗所に
てはインピーダンスが非常に高くなる性質があればよい
。

第５図は本発明の他の構造例であシ、第４図の構造にお
けるＴ　Ｆ’　ＴＯドレイン例かうｈ　ｌ電極で引き出
して、下部電極２８を構成するものに対し第５図ではド
レインの半導体膜をそのまま下部電極となすものである
。

感光体膜として最も特性が優れているのはアモルファス
。シリコンｉ（ａ−ｓ　ｔ　）テ、６ル。ａ−８ｉ膜は
通常グラズマＣＶＤで形成され、暗電流は非常に小さく
、光電流が大きく、又光に対する応答スピードがよい。

構成としては真性（不純物をドープしない）層を用いて
、上部電％　（Ｚ　Ｔ　Ｏ等）とショットキー接合を形
成すると、光応答スピードは、１０μ東以下も可能とな
シ、高速読み取りを実現できる。父上部電極からｐ　−
ｉ　−８層とする３層のａ　−Ｂ　Ｈ膜にすると、更に
うすい膜厚（５０００λ前後）でも使用可能となシ、蓄
積容量が増大し、信号電荷量を大きくとれるという利点
がある。

第４図の方式で下部電極２８と上部電極２９の短絡を防
ぐために電極２８に用いる材料は、ａ−８ｉ膜等の感光
体膜３ｏに、拡散しないで、かつ平担、又ｓｉとコンタ
クトが良好にとれる材料が要求される。Ａｌ−８ｉ−Ｃ
ｕは、ヒルロッ／７７５Ｅ少なく、又１０００〜５６０
０λであれば凸凹がなく、又コンタクトも良好にとれる
よい材料である。又第５図のようにｔ部電極５２が多結
晶シリコンであればこのような問題は自動的に回避され
る。即ち多結晶シリコン中のイ・細物は、低温で拡散す
ることはないので、上下の′ｄｆ、１ｆｉが短絡するこ
とは避けられる。

本発明の利点としてまず、基板が絶縁物であることによ
シ入射した余分の光は下部に送過し、単結晶シリコンの
ようにキャリアを発生させることはない。又感光体は薄
膜素子として基板上部に存在するので飽和光量を越えて
も、垂直ライン側へ又は隣接セルへ影響することは全く
ない。即ち従来半導体のバルク部分で発、生する余剰の
キャリアにより起因するプルーミングやスミアは、トラ
ンジスタを薄膜化して絶縁物の上に形成し更に感光部も
薄膜化して積層することにより防止できることになる。

この結果、従来ブルーミングやスミアを防止するために
構造的に複雑であり、従って製造プロセスが複雑であっ
たが、本発明の方式ではシンプルな構造即ち低コストで
高性能な感光特性のイメージセンサが実現できる０又従
来周辺回路はＮ−ＭＯＳ）ランジスタにより構成されて
おり高速転送のためにかなりの消費電力であシ発熱によ
る特性シフトが大きな問題であった。しかし本発明の方
式ではプロセス、構造が簡単になることによシ、周辺回
路をＣ−ＭＯＳ化して高速かつ低電力のシフトレジスタ
等を作シ込め、従って、発熱による特性シフトが解決で
きる。

本発明は前述のように、イメージセンサを構成する感光
セル部の選択用トランジスタを薄膜トランジスタとする
と共に感光膜も薄膜化することにより、ブルーミングが
６０〜４０ｄＢ又スミアも２０ｄｌｌは低下させること
が可能となると共に薄膜化した感光膜の実効面積が向上
し、飽和光量が６ｄＢ増加、又光吸収率がアモルファス
化して単結晶シリコンより高くなることにより感光特性
が１０〜２０ｄｌｌ向上し、結果として光センシングの
ダイナミックレンジが従来より３０〜４０ｄＢ改善され
る。又同時に周辺回路の０ＭＯ８化を行なうことにより
２１５インチ光学系の４００ＨＸ３００ｖ栴成のイメー
ジセンサにおいて、従来２００ｍＶ／であったものが５
０１１１　Ｗにまで消費電力を低減できた０ 本発明の感光セルをライン・センサにも当然応用できる
。

ｆ、６図は本発明に用いるラインセンサのブロック図で
おる。エレメント６８かライン状にＮピッ１−０己置さ
れており１つのエレメントはスキャン回路６１、スイッ
チング回路６２、感光部６３からなる。スキャン回路６
１はム（本釣にはシフトレジスタであり、スイッチング
回路６２ケ１イツチングトランジスタ６４のゲート人力
６５に入力され、トランジスタ６４の０Ｎ−ＯＦＦをコ
ントロール−ｔ−ル。ニジメントロ８内のスイッチング
回路６２を感光部６３が前述の感光セルに相当する。基
本動作は感光部６３内に蓄えられた電荷の、照射される
光量に応じた放電量をスイッチングトランジスタ６４７
％　ＯＮすることにより出力ラインＶ。に読み出される
。Ｎビットのセルが順次スキャン回路により読み出され
、各セルのシリアル・ゲータとして出力フィン■。に現
われる。この結果各セルに照射された光量に比例して電
気量に変換されることになる。本発明の特徴はトランジ
スタを含めて、全ての素子が薄膜で形成されることにあ
る。

第７図はこの回路の具体例であシ、第８図は各部の動作
波形を示しておシ、シフトレジスタ列の各出力Ｑ工〜Ｑ
Ｎが順次出力されると、スイッチングトランジスタが順
次選択されることに応じて充電電流が出力ラインに出て
くる。このピーク値が各セルの光量に対応するので、ロ
ーパスフィルりやピークホールド回銘を通ずことにより
、光量に比例した信号レベルが得られる。

第９図は本発明のスイッチングトランジスタと感光部の
μ体的実現例であり、頓は（→のＡＢ断面を示す。ガラ
スやセラミックス等の材料からなる基板８１上に多結晶
シリコン岬膜をデポジットしてパターニングすることに
よシソース８４、チ咋ネｐ８５、ドレイン８２領域をル
成する。その後熱酸化又はＣＶＤ法によりゲート絶縁用
のゲート膜８５を形成し更に例えば多結晶シリコン等の
ゲート電極材料をデポジットしてバクーーングしてゲー
ト８６を形成する。そしでイオン」乞」込法によりソー
ス。ドレイン電極６２　＋　８５としＣＰ型又はＮ型域
を作る。その後届間絶縁欣、例えり：シリコン酸化膜８
１をＣＶＤ法で形成しコンタクト不−／Ｌ’８７．８３
を開孔し出力ラインとなるＡ／配紳層と感光層の下電楯
のＡ７層８９を形成づる。

そして全体にアモルファスシリコン等の感光体層９０を
プラズマＣＶＤ法でデ；ｊ′ジットして、その上に感光
体の上型＋＊＋となる透明電極層９２を形成する。感光
体層９０は光が照射しない状態では暗電流は１１）Ａ以
下であり、光に対しては数ＰＡ／１ｘに設定しておく。

この方式は感光体とキャパシタが両方兼ねて形成される
のが利点である。

ＦＢ光体ｍ９０としてアモルファスシリコン膜用いると
暗電流が非常に小さく、又光電流が多いのが特徴でこの
光読みとシ用に向いている。第１６図はこのアモルファ
スシリコン膜の感光特性の代表例でちり、照度１１Ｘ（
１／レツクス）以下まで用いることができることが特徴
である。第９図のように感光体層を、だて型（膜垂直）
導電タイプの特長は感光体層、及び上部電極のエツチン
グ、オフが不要で、単に膜をデポジットすればよいとい
う簡単さにある。

第１０図は本発明の他の方式例である。これは感光体層
を横型（膜水平）４電タイプを用いるものである。（イ
）は（ロ）のＣＤ断面であシ、形成グロセスに従って説
明する。基板１０１上にトランジスタとキャパシタを形
成するシリコン薄膜をＣＶＤ法で形成する。その後電荷
蓄積用キャパシタの下部電極部１０４にはＮ又はＰ型層
をイオン打込によシ形成しておく。その後多結晶シリコ
ン等のゲート電極１０６とキャパシタの上部電極１０７
を形成してから、更にもう１回イオン打込みを実施する
とＮ又はＰ型のソース域１０２、真性領域のチャネル部
１０５、ドレイン域１１１とゲート電極１０６よりなる
スイッチングトランジスタ部と下部型１ｉ１ｉ１０４、
下部型ＪＭ１１２と絶縁膜１０５からなるキャパシタが
形成される。その後層間絶′縁膜１０８をデポジットし
てからコンタクトホー／ｌ／１１０，１１１，１１２を
開孔し、出力ラインとなるＡ／配線１１３と感光体層１
０９を形成する。ｌｆｆ１光体ｍはＣｄＳやアモルファ
スンリコン等の光に対して敏感な半導体材料であり、キ
ャパシタと並列に配置されている。この結果光が照射さ
れていない時は感光体層１０９は非常に高抵抗でめシ、
キャパシタに蓄積された電荷を放電することはないが、
光が照射されるとキャパシタの電荷を放電するので、ス
イッチングトランジスタがＯＮした時充電電流を生じる
ことになり、この結果光量が電気量に変換される。この
第１０図に示す方法の特徴は、感光体膜を横型導電性と
して用いることによシ、上下の電極が不要となることと
、膜のピンホーμが多くても使用可能なことと、膜のピ
ンホーμが多くても使用可能なことにある。

本発明の他の実現例として、感光体としてトランジスタ
をそのまま用いる方式でちり、構造は最も簡単なことが
特徴である。

第１１図はこの方式の回路図であシ、トランジスタ１１
６が感光体として動作する。第１７図はこのトランジス
タの光特性を示しておシ、光電流値はゲート電圧ｖｃに
よシ制御することができる。

第１１図は一番簡単な使用例としてＶＧ＝Ｏの状態であ
る。

第１２図は第１１図の実現例であシ、頓は（りのＥＰ断
面である。基板１２０上にトランジスタを形成する第１
層目のシリコン薄膜を形成後パターニングして、その上
に熱酸化法等によりゲート絶縁膜１２８を形成しその後
ゲート電１１２６　。

１２７を形成してＮ型又はＰ型のイオン打込み法によリ
トランジスタのソース域１２１、チャネル部１２２、ド
レイン１２３、感光体チャネＡ／１２４、固定電極１２
５を形成する。この後層間絶縁膜１２９を形成し、コン
タクトホーｊｖ１３５，１５４，１３５を開孔してから
ｈｔ層よシなる出力ライン１５０、光遮蔽＃１５１、固
定電位ライン１３５を形成する。この方式で感光体域唸
トランジスタのチャネ／Ｌ／１２４であり、キャパシタ
はゲート電極１２７とドレイン域１２３との間の寄生容
量をそのまま利用する。

本発明に用いるスキャン回路はある程度の速いスピード
が要求される。例えばエレメント数が１０００で、読み
出しサイクルが１＠ｓｅｃとすると、スキャン。スピー
ドはＩＭＨ！である。このためスキャン回路は高速で動
作可能のシフトレジスタと、それを構成するトランジス
タが要求される。

第１５図はＣ−ＭＯＳ構成のスキャン回路の１例であり
、１エレメント分をボしている。Ｐチャネ／Ｉ／４膜ト
ランジスタ（Ｐ−ＴＰＴ）１４０　〜１４６とＮチャネ
ル薄膜トランジスタ（Ｎ　−ｒ　ＦＴ）１４４〜１４７
によシ形成される。

第９図はこのＣＭＯ８−ＴＰＴの構造例であシ、基板１
５０上に第１層目のシリコン薄膜１５１を形成後、ゲー
ト酸化膜１５２を形成この後ゲートＷｍ１５３を形成す
る。この後Ｐチャネ）Ｖ　）ランジスタ１５４にはポロ
ンイオンを、Ｎチャネルトランジスタ１５５にはリン又
はヒ素イオン打込むと各々のトランジスタができる。こ
のようにＴＰＴの場合、従来の単結晶ウェハによるイメ
ージセンサに比し、単にイオン刊込み工程を１回のみ追
加するとモノチャネルデバイス（Ｎ−ＭＯＳ又（ｄＰ−
ＭＯＳ）からＣＭＯ３ができることが大きな特徴である
。これは１つにはチャネル領域がＰ型でもＮ型でも不純
物を含まない真性領域を共通に用いていることによる。

本発明に用いるトランジスタ（ＴＰＴ）はスキャン回路
においても、スイッチングトランジスタニオイてもスピ
ードが要求され、即ちトランジスタの特性を改良する必
要がある。本発明に用いるトランジスタ部の形成プロセ
スの１例として熱酸化膜をゲート絶縁膜として用いると
良好なトランジスタ特性が得られる。第１層目のチャネ
ル部とソース。ドレインを構成する不純物を含まないシ
リコン薄膜を減圧ＣＶＤ法により５７０℃のデポジショ
ン温度にて２０００〜ｓ　”ｏ　ｏ　ｏ　Ｘ形成し、パ
ターニングの後、１１００℃〜１１５０℃にて０□雰囲
気で熱酸化して約１５００Ｘの良好なゲート絶縁膜を形
成すると同時に第１層目のシリコン薄膜のドレインを成
長させて良好な多結晶とさせる。この後Ｎ＋ドープされ
た多結晶シリコンのゲート電極を形成し、その後ゲート
電極をマスクにしてＰイオンをＩ　Ｘ　１０　’、”／
Ｃｎｌのドーズ量で打込むとチャネルのみ真性領域とし
て残るＯこの後、■（２プラズマ処理を実施すると特性
がより改良される。第９図、第１０図の方式において感
光体膜としてアモルファスシリコンを用いる際、水素ベ
ースのプラズマＣＶＤで行なうと、同時にＴＰＴもｌ（
２プラズマ処理が自動的に施こされる・］又第１２図の
方式でも別個に行なうことは可能である。

又、本発明に用いるトランジスタは、光が照射された時
、オフしているトランジスタチャネル中でキャリアが形
成されて、ソース・ドレインに流れ込む、光電流を極力
抑える必要がある。多結晶シリコンはもともと光吸収は
少ないが、更に小さくする方法として、チャネル部の多
結晶シリコン層の厚みを薄くすると効果が大きい０又薄
くすることによシ、同時にゲート電極の印加電圧による
空乏層の広がシが閉じ込められるので、オンした時の実
効キャリアを増加させて実効移動度を改善する。即ちチ
ャネル部の多結晶シリコン薄膜を薄くすることにより、
ＯＦ２時の光によるリーク電流を低減させ、０８時の電
流を増大させる。実験によれば、約３０００Ｘ以下、２
６００Ｘ程度からこの効果が見出せる。

第１５図はこのような効果を相乗させて形成したトラン
ジスタの特性例であシ、多結晶シリコンは約１５００Ｘ
の厚み、さらに水素プラズマ処理をしである。暗時の特
性は（Ａ）、６万／Ｘ下で（Ｂ）となっており、キャリ
ア移動度は約５０Ｃｗ　”　／　ｖ。気と非常に大きく
、第九　流は１００１Ｘ程度だと”０″に等しく非常に
小さい。

このトランジスタを用いて構成したスキャン回路に用い
るシフトレジスタは約１０〜２０ＭＨ２で動作し、十分
な高速性が得られる。又スイッチングトランジスタのス
イノチッグメピードは５００ｓｅｃである。

本発明は前に述べたように薄膜トランジスタによシスキ
ャン回路、スイッチング回路を構成し、更に薄膜感光体
を感光体層として用いるものであシ、ラインセンサの応
用について考えると次の利点がある。

（１）　絶縁物基板上に簡単なプロセスにより構成され
るので、単結晶シリコンのようにサイズ的な制限がな（
，１０ｃ＋ａ　−３０ｃＩｉＬの蜜着訓センサが＋ｉＪ
能にな９、低コスト化か実現する。

（２）　スキャン回路とスイッチング回路を内蔵するこ
とにより外部との配線はｆｃかだか１０本位で済み、実
装コストが大幅に低減きれる。又出力ラインは絶縁物上
に配置されるので浮遊容量が非常に小さく、出力（ｆｉ
号の振幅が使用電源′ｔＭ、ｂ：までとれ、Ｓ　／　Ｎ
が大幅に改善されると共に後続に複雑なアンプがなくて
も十分なシグナルレベルが保証され、印画される像がき
れいになる。

（３）トランジスタとして多結晶シリコンＴＰＴの採用
によシ、スイッチングのスピードが向上し、又信頼性、
安定性が大幅に改善される。又ＣＭＯ８化が容易である
のでスキャン回路に応用すると動作スピードや消費電力
が良好な値が得られる。

又プロセスが１１（ｊ単であり、低コスト化が容易であ
る。

（４）　感光体層が薄膜化されるので、単結晶シリコン
のようにライフタイムの分布による感光バラツキが押え
られ、センサのフィン方向の感度分布が大幅に低減する
。

（５）　出力ラインの配線及びトランジスタは絶縁基板
上に配列されておシ、従って寄生容量は非常に小さく、
感光セルの信号電荷を読み出す時、電圧振幅が大きくと
れる。従来の単結晶シリコンでは寄生容量が大きく、そ
れ由に出力振幅が小さく場合によっては信号よりノイズ
の方が大きいとともらった。本発明はこの改芒は大きく
でき、良好なＳ／Ｎが得られる。

第１８図はこのような良好な特性を生かして、カラーフ
ァクシミリやカラーコピア用のカラーイメージ、ライン
、センサー・・の応用ブロック図である。第１６図、第
１４Ｅ１で示されるようなスキャン回路１８０、又その
出力により選択されるＮ　（ｌｉ’ｉｌの感光セルアレ
イ１８１〜１８４．チャージトランジスタペア１８７，
１８８、ソースツメロアバッファとなるトランジスタ１
８９、抵抗１９０からできている。感光セルアレイはカ
ラーの色分解のため感光体の上部にシアン（Ｃｙ　）　
、イエロー（Ｙ　Ｃ’）のようなカラーフィルりを上一
部に有する。

フルカラー分解にはＲ，Ｇ、Ｂ系でもよいがいずれにし
ても３系列必要である０又感光セルアレイ１８６はダミ
ーであり、ダークの状態を適格にレベル把握を行ない、
Ｓ／Ｎを向上するだめ（ＦＴ　”ｆからダークレベルを
差し引＜　（Ａ　＋ｊを出力する。実際にはダミーセμ
としては、」一部を黒で履うか、又は感光部なしのトラ
ンジスタのみで構成される。

第１９図はこの回路の動作を示しており、Ｑｎ　−１＋
　Ｑ　”　＋　Ｑ　１１＋　１はスキャン回路の出力で
ある。

出力ラインＶ。ｌ”””Ｏ３はチャージクロックφＣに
よシ時分割で信号を読み出す。この時感光部の印加箪圧
■に対し、出力〕゛イン寄生容量をＣＬ。

感光セルの容量をＣＴ　とすると、出力の最大振幅は（
ＶＸＣＴ／ＣＬ）で与えられる。チャージトランジスタ
１８８のペアとなるノイズキャンセル用のトランジスタ
１８７は、充電ロックφＣの逆相′ＦＣを印加すること
によシφＣのノイズが出力ライン■。に混入するのをキ
ャンセルする。従ってトランシフ、夕の電力の電極はオ
ープンとなる。

この時分割で充電−読み出し方式の特徴は、読み出した
振幅が、一定期間味てることにあシ差動増幅器１９Ｇの
働きによシ、各信号はダミーフィンを用いて不要成分の
キャンセル確来に行なわせる上で有効である。

このように本発明によれば、次の効果が期待できる。

（１）　全ての素子が絶縁体上にＦＥＪｍ化して形成で
きるので、従来のＳｉ単結晶のように、バルク中に性能
低下を防止するための複雑なプロセスを排゛除できる。

又絶ｔ＆基板は基本的に大サイズを可能にしてくれる。

この結果イメージセンサの低価格化が実現できる。

（２）全ての素子が絶縁体上に形成されるので、出力ラ
インの寄生容量は大幅に減少し、その結果保来人問題で
あったｓ　／　Ｎが著しく改善される。

又前述のように電荷の］：渉がないのでブルーミング、
スミア等が大幅に改２−：される。ス感光特性は薄膜の
性質によシ決定され、均一性は改良できる。

この結果、センサとしての性能は飛躍的に改善されるこ
とになる。

【図面の簡単な説明】

第１図は従来のイメージセンサの構成と、第２図はその
ＪＶｌｔ造である。６，７はシフトレジスタを示す。 第５図は本発明の感光セ）Ｖ都、第４図、第５図はその
構造例である。 第６図は本発明に用いる固体イメージセンサのブロック
図であり、第７図はその具体的回路であり、更に第８図
はその動作波形を示す図。 第９図（イ）（ロ）、第１０図（６）（切、第１２図（
イ）（→は本発明の具体的構造例であり、第１１図は第
１２図の回路図である。 第１３図はスキャン回路の１例を示す図であり第１４図
はＣＭＯ８ＴＰＴの構造例を示す図でちるＯ 第１５図は本発明に用いるＮ−ＴＰＴの特性例を示す図
、第１６図は感光体層の光特性を示す図、第１７図はＴ
ＦＴｆ、感光体として用いる場合の光特性を示す図であ
る。 第１８図は本発明をカラーイメージ、ライン・センサへ
の応用例であり、第１９図はその動作波形を示す。 以上 １．１市１人　株式会社　諏訪精工台 代理人弁理士　最上　務 第１図 第２図 第３［４ 第４図 第５１￥１ 第６図 ｐτｑ 第８１゛４ （１ノ ヱ；’ｘ１ｏ図 Ｎ 第１１図 （リ　第１２図 第１５図 （ｌにノ 第１５図　第１６図 第１３図

Claims (1)

【特許請求の範囲】
1. （１）　光信号を電気信号に変換するためのセル選択用
   トランジスタ及び薄膜感光体よりなる感光上μを１エレ
   メントとし、前記エレメントをライン状又はマｔリック
   ス状に配置する固体イメージセンサにおいて、前記Ｍ択
   用）　ランシスタは多結晶シリコンよりなる薄膜トラン
   ジスタ（ＴＰＴ）でオシ、前記薄膜感光体はアモルファ
   スシリコンでおってかつ、前記薄膜感光体の下部電極は
   Ａ　／　、　Ａ　ｌ−８ｉ　、　Ａｌ−８ｉ　−Ｃ゛　
   Ｕ膜又は多結晶シリコン膜であシ、前記薄膜トランジス
   タのドレイン電極に電気的に接続されていることを特徴
   とする固体イメージセンサ〇