JPH02246344A - エピタキシヤルウエハ及びその製造方法 - Google Patents
エピタキシヤルウエハ及びその製造方法Info
- Publication number
- JPH02246344A JPH02246344A JP6878189A JP6878189A JPH02246344A JP H02246344 A JPH02246344 A JP H02246344A JP 6878189 A JP6878189 A JP 6878189A JP 6878189 A JP6878189 A JP 6878189A JP H02246344 A JPH02246344 A JP H02246344A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- doped
- gaas
- growth temperature
- epitaxial wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
本発明はエピタキシャルウェハ及びその製造方法に関し
、特にスートモルフイックＨＥＭＴに用いられるエピタ
キシャルウェハ及びその製造方法に関する。
、特にスートモルフイックＨＥＭＴに用いられるエピタ
キシャルウェハ及びその製造方法に関する。
（ロ）従来の技術
衛星放送受信システムの需要が高まる中、このシステム
の重要部分を占めるＨＥＭＴ（高電子移動度トランジス
タ）の性能向上に注目が集まっている。Ｇ ａ Ａ ｓ
／ Ａ Ｉ Ｇ ａ Ａ ｓ系ＨＥＭＴのゲート長短
縮による高性能化だけでなく、最近では２次元電子ガス
が形成されるチャンネル層をＩｎｙＧ ａ ＋−ｙＡ
ｓ 歪層としたスートモルフイック（Ｐｓｅｖｄｏｍ
ｏｒｐｈｉｃ）Ｉｌ造を用いることによる高性能化が試
みられている（Ａ、 Ａ、 Ｋｅ ｔｔｅｒｓｏｎ
ｅｔ、ａｌ、ＩＥＥＥＴｒａｎｓ。
の重要部分を占めるＨＥＭＴ（高電子移動度トランジス
タ）の性能向上に注目が集まっている。Ｇ ａ Ａ ｓ
／ Ａ Ｉ Ｇ ａ Ａ ｓ系ＨＥＭＴのゲート長短
縮による高性能化だけでなく、最近では２次元電子ガス
が形成されるチャンネル層をＩｎｙＧ ａ ＋−ｙＡ
ｓ 歪層としたスートモルフイック（Ｐｓｅｖｄｏｍ
ｏｒｐｈｉｃ）Ｉｌ造を用いることによる高性能化が試
みられている（Ａ、 Ａ、 Ｋｅ ｔｔｅｒｓｏｎ
ｅｔ、ａｌ、ＩＥＥＥＴｒａｎｓ。
Ｅｌｅｃｔｒｏｎ、Ｄｅｖ、、Ｖｏｌ、ＥＤＬ−３３、
ｐｐ、５６４−５７１．１９８６参照）。
ｐｐ、５６４−５７１．１９８６参照）。
第２図はスートモルフイックＨＥＭＴに用いる従来のエ
ピタキシャルウェハの概略断面図であり、該エピタキシ
ャルウェハは半絶縁性ＧａＡｓ基板（１１）上に分子線
エピタキシャル技術によりノンドープＧａＡｓ層（成長
温度５００℃、膜厚１μｍ）（１２）、ノンドープＩｎ
ｘＧａ＋−ｘＡｓ層（成長温度５００℃、膜厚１５０人
、ｘｗｏ、２）（１３）、ノンドープＡ１１ｙＧａ、−
、ＡＢ層（成長温度５００℃、膜厚２０人、ｙ＝０．２
） （１４）、Ｓ ｉドープＡ ｌ ｙ Ｇ ａ 、、
Ａ ｓ層（成長温度５００℃、膜厚５００人、）＋＝０
．２、ｎ＝２Ｘ１０”７ｃｍ”） （１５）、及びＳｉ
ドープＧａＡｓ層（成長温度５００℃、膜厚５００人、
ｎ＝２．５Ｘ１０’・／ａｍ”） （１６）を順次成長
させることにより完成する。
ピタキシャルウェハの概略断面図であり、該エピタキシ
ャルウェハは半絶縁性ＧａＡｓ基板（１１）上に分子線
エピタキシャル技術によりノンドープＧａＡｓ層（成長
温度５００℃、膜厚１μｍ）（１２）、ノンドープＩｎ
ｘＧａ＋−ｘＡｓ層（成長温度５００℃、膜厚１５０人
、ｘｗｏ、２）（１３）、ノンドープＡ１１ｙＧａ、−
、ＡＢ層（成長温度５００℃、膜厚２０人、ｙ＝０．２
） （１４）、Ｓ ｉドープＡ ｌ ｙ Ｇ ａ 、、
Ａ ｓ層（成長温度５００℃、膜厚５００人、）＋＝０
．２、ｎ＝２Ｘ１０”７ｃｍ”） （１５）、及びＳｉ
ドープＧａＡｓ層（成長温度５００℃、膜厚５００人、
ｎ＝２．５Ｘ１０’・／ａｍ”） （１６）を順次成長
させることにより完成する。
（ハ）発明が解決しようとする課題
上述のエピタキシャルウェハの製造方法では、ノンドー
プＩｎｘＧａ＋−ｘＡｓ層（１３）及びスペーサとなる
ノンドープＡｌ ｙ （：、 ａ 、−、Ａ ｓ層（１
４）を成長させる場合、基板温度を５００℃付近として
いる。これは、成長温度を５００℃以上にすると、Ｉｎ
の優先的蒸発が起こり、核層（１３）の組成が変化する
ためであるが、５００℃近辺で成長させたノンドープＡ
Ｊ！ｙＧａ、−ｙＡｓ層（１４）は、結晶性が悪くトラ
ップ等が多く、スペーサとして適さないばかりかＡＪ！
ＧａＡｓ／Ｉ ｎＧａＡｓヘテロ接合界面の乱れを招来
する。
プＩｎｘＧａ＋−ｘＡｓ層（１３）及びスペーサとなる
ノンドープＡｌ ｙ （：、 ａ 、−、Ａ ｓ層（１
４）を成長させる場合、基板温度を５００℃付近として
いる。これは、成長温度を５００℃以上にすると、Ｉｎ
の優先的蒸発が起こり、核層（１３）の組成が変化する
ためであるが、５００℃近辺で成長させたノンドープＡ
Ｊ！ｙＧａ、−ｙＡｓ層（１４）は、結晶性が悪くトラ
ップ等が多く、スペーサとして適さないばかりかＡＪ！
ＧａＡｓ／Ｉ ｎＧａＡｓヘテロ接合界面の乱れを招来
する。
（ニ）課題を解決するための手段
本発明は半絶縁性ＧａＡｓ基板上に、第１のノンドープ
ＧａＡｓ層、ノンドープ°ｌ ｎ ｘ Ｇ ａ ＋ −
ｘＡｓ層、第２のノンドープＧａＡｓ層、一導電型のＡ
Ｊ！ｙＧａ、−ｙＡｓ層、一導電型のＧａＡｓ層がこの
順序でエピタキシャル成長により積層されていることを
特徴とするエピタキシャルウェハである。
ＧａＡｓ層、ノンドープ°ｌ ｎ ｘ Ｇ ａ ＋ −
ｘＡｓ層、第２のノンドープＧａＡｓ層、一導電型のＡ
Ｊ！ｙＧａ、−ｙＡｓ層、一導電型のＧａＡｓ層がこの
順序でエピタキシャル成長により積層されていることを
特徴とするエピタキシャルウェハである。
また、半絶縁性ＧａＡｓ基板上に第１のノンドープＧａ
Ａｓ層をエピタキシャル成長する工程と、前記第１のノ
ンドープＧａＡｓ層上に第１の成長温度でノンドープＩ
ｎｘＧａ＋−８Ａｓ 層をエピタキシャル成長する工程
と、前記ノンドープＩｎｘＧａ＋−ｘＡｓ層上に第２の
成長温度で第２のノンドープＧａＡｓ層をエピタキシャ
ル成長する工程と、前記第２のノンドープＧａＡｓ層上
に前記第１、第２の成長温度よりも高い第３の成長温度
で一導電型のＡ ｌ ｙ Ｇ ａ ＋−，Ａ ｓ 層を
エピタキシャル成長する工程と、前記一導電型のＡ ｔ
ｙ Ｇ ａ 、、Ａ ｓ層上に前記第１、第２の成長
温度よりも高い第４の成長温度で一導電型のＧａＡｓ層
をエピタキシャル成長する工程と、を含むことを特徴と
するエピタキシャルウェハの製造方法である。
Ａｓ層をエピタキシャル成長する工程と、前記第１のノ
ンドープＧａＡｓ層上に第１の成長温度でノンドープＩ
ｎｘＧａ＋−８Ａｓ 層をエピタキシャル成長する工程
と、前記ノンドープＩｎｘＧａ＋−ｘＡｓ層上に第２の
成長温度で第２のノンドープＧａＡｓ層をエピタキシャ
ル成長する工程と、前記第２のノンドープＧａＡｓ層上
に前記第１、第２の成長温度よりも高い第３の成長温度
で一導電型のＡ ｌ ｙ Ｇ ａ ＋−，Ａ ｓ 層を
エピタキシャル成長する工程と、前記一導電型のＡ ｔ
ｙ Ｇ ａ 、、Ａ ｓ層上に前記第１、第２の成長
温度よりも高い第４の成長温度で一導電型のＧａＡｓ層
をエピタキシャル成長する工程と、を含むことを特徴と
するエピタキシャルウェハの製造方法である。
（ホ）作用
スペーサとして用いるＧａＡｓは成長温度が５００℃で
あっても十分結晶性が良く、トラップ密度も少ない。従
って、良好なＧａＡｓ／ＩｎＧａＡｓヘテロ界面を形成
することができる。
あっても十分結晶性が良く、トラップ密度も少ない。従
って、良好なＧａＡｓ／ＩｎＧａＡｓヘテロ界面を形成
することができる。
また、スペーサとしての第２のＧａＡｓ層成長後、ｎ型
ＡＪ！ＧａＡｓ層及びｎ型ＧａＡｓを５００℃よりも高
い成長温度で成長することによって、ｎＪ！２ＡＺＧａ
Ａｓ層中のトラップ密度が減少し、２次元電子供給能力
（つまりｎ型ＡＪ！ＧａＡｓ層のキャリア濃度）の増加
及びｎ型ＡｌＧａＡｓ層、ｎ型ＧａＡｓ層の抵抗値を低
減することができる。
ＡＪ！ＧａＡｓ層及びｎ型ＧａＡｓを５００℃よりも高
い成長温度で成長することによって、ｎＪ！２ＡＺＧａ
Ａｓ層中のトラップ密度が減少し、２次元電子供給能力
（つまりｎ型ＡＪ！ＧａＡｓ層のキャリア濃度）の増加
及びｎ型ＡｌＧａＡｓ層、ｎ型ＧａＡｓ層の抵抗値を低
減することができる。
（へ）実施例
第１図はスートモルフイックＨＥＭＴに用いる本発明の
一実施例のエピタキシャルウェハの概略断面図であり、
該エピタキシャルウェハは半絶縁性ＧａＡｓ基板（１）
上に分子線エピタキシャル技術によりノンドープＧａＡ
ｓ層（成長温度５００℃、膜厚１μｍ）（２）、ノンド
ープＩｎｘＧ ａ 、、Ａ ｓ層（成長温度５００℃、
膜厚１５０人、ｘ−０，２）（３）、ノンドープＧａＡ
ｓ層（成長温度５００℃、膜厚２０人）（４）、Ｓｉド
ープＡ ’ ｙ Ｇ ａ ｒ −Ｆ Ａ ｓ層（成長温
度６３０℃、膜厚５００人、ｙ＝０．２、ｎ＝２Ｘ１０
”／ａｍ”）（５）、及びＳｉドープＧａＡｓ層（成長
温度６３０℃、膜厚５００人、ｎ：２，５Ｘ１０”／ｃ
ｍ”）（６）を順次成長させることにより完成する。
一実施例のエピタキシャルウェハの概略断面図であり、
該エピタキシャルウェハは半絶縁性ＧａＡｓ基板（１）
上に分子線エピタキシャル技術によりノンドープＧａＡ
ｓ層（成長温度５００℃、膜厚１μｍ）（２）、ノンド
ープＩｎｘＧ ａ 、、Ａ ｓ層（成長温度５００℃、
膜厚１５０人、ｘ−０，２）（３）、ノンドープＧａＡ
ｓ層（成長温度５００℃、膜厚２０人）（４）、Ｓｉド
ープＡ ’ ｙ Ｇ ａ ｒ −Ｆ Ａ ｓ層（成長温
度６３０℃、膜厚５００人、ｙ＝０．２、ｎ＝２Ｘ１０
”／ａｍ”）（５）、及びＳｉドープＧａＡｓ層（成長
温度６３０℃、膜厚５００人、ｎ：２，５Ｘ１０”／ｃ
ｍ”）（６）を順次成長させることにより完成する。
このエピタキシャルウェハをサンプルＡとする。
また、ＳｉドープＡ ｌ ｙ Ｇ ａ ＋−ｙＡ ｓ
層（５）及びＳｉドープＧａＡｓ層（６）の成長温度を
ＳＯＯ℃とする以外は上述のエピタキシャルウニ／％の
製造工程と同一の製造工程により完成するエピタキシャ
ルウェハをサンプルＢとする。
層（５）及びＳｉドープＧａＡｓ層（６）の成長温度を
ＳＯＯ℃とする以外は上述のエピタキシャルウニ／％の
製造工程と同一の製造工程により完成するエピタキシャ
ルウェハをサンプルＢとする。
さらに、第２図に示した従来のエピタキシャルウェハを
サンプルＣとする。
サンプルＣとする。
これらサンプルＡ、Ｂ、Ｃの評価結果を以下に示す。
■ サンプルＡ、Ｂ、Ｃの電子移動度の測定を行なうと
、 サンプルＡ：６７５０ｃｍ”／ｖ−ｓ サンプルＢ：６５００ｃ＋ｎ”／ｖ−ｓサンプルＣ：５
０００ａｎ″／ｖ−８ となり、スペーサとしてノンドープＧａＡｓ層を用いる
ことにより電子移動度が大幅に向上すること、及びＳｉ
ドープＡ！ｙＧａ、−ｙＡｓ 層（５）及びＳｉドープ
ＧａＡｓ層（６）の成長温度を高くすることによりさら
に電子移動度が向上することが理解される。
、 サンプルＡ：６７５０ｃｍ”／ｖ−ｓ サンプルＢ：６５００ｃ＋ｎ”／ｖ−ｓサンプルＣ：５
０００ａｎ″／ｖ−８ となり、スペーサとしてノンドープＧａＡｓ層を用いる
ことにより電子移動度が大幅に向上すること、及びＳｉ
ドープＡ！ｙＧａ、−ｙＡｓ 層（５）及びＳｉドープ
ＧａＡｓ層（６）の成長温度を高くすることによりさら
に電子移動度が向上することが理解される。
■ サンプルＡ、Ｂ、Ｃのシートキャリア濃度の測定を
行なうと、 サンプルＡ ： １．ｇ Ｘ ｌ ０１１．／Ｃｍｔ
サンプル１３： １．５５ＸＩＯ’″ハがサンプルＣ：
１，４ ＸＩＯ”／ｃ＋ｎ”となり、スペーサとして
ノンドープＧａＡｓ層を用いることによりシートキャリ
ア濃度が向上すること、及びＳｉドープＡ ｌ ｙ Ｇ
ａ ＋−，Ａ、ｓ層（５）、ＳｉドープＧ ａ Ａ
ｓ Ｆ ｉ （６）の成長温度を高くすることによりさ
らにシートキャリア濃度が向上することが理解される。
行なうと、 サンプルＡ ： １．ｇ Ｘ ｌ ０１１．／Ｃｍｔ
サンプル１３： １．５５ＸＩＯ’″ハがサンプルＣ：
１，４ ＸＩＯ”／ｃ＋ｎ”となり、スペーサとして
ノンドープＧａＡｓ層を用いることによりシートキャリ
ア濃度が向上すること、及びＳｉドープＡ ｌ ｙ Ｇ
ａ ＋−，Ａ、ｓ層（５）、ＳｉドープＧ ａ Ａ
ｓ Ｆ ｉ （６）の成長温度を高くすることによりさ
らにシートキャリア濃度が向上することが理解される。
■ サンプルＡ、Ｂ、Ｃを用いて、ゲート長０．５μｍ
、ゲート幅２００μｍ、ソース・ゲ−ト間隔２μｍのＨ
ＥＭＴを作製し、これらＨＥＭＴの動作周波数１２ＧＨ
ｚ、ソース・ドレイン電流１０ｍＡにおける高周波特性
の測定を行なうと、 サンプルＡ：最小雑音指数Ｎ Ｆ ｍ１ｎ＝０．９ｄＢ
サンプルＢ：最小雑音指数Ｎ Ｆ ｍ１ｎ＝ １．Ｏｄ
ＢサンプルＣ：最小雑音指数Ｎ Ｆ ｍｉｎ ＝ １．
３ｄＢとなり、スペーサとしてノンドープＧａＡｓ層を
用いることによりＮＦｍ１ｎが大幅に改善すること、及
びＳｉドープＡｔｙＧａ＋−ｙ Ａｓ層（５）及びＳｉ
ドープＧａＡｓ層（６）の成長温度を高くすることによ
りさらにＮＦｍ１ｎが改善することが理解される。
、ゲート幅２００μｍ、ソース・ゲ−ト間隔２μｍのＨ
ＥＭＴを作製し、これらＨＥＭＴの動作周波数１２ＧＨ
ｚ、ソース・ドレイン電流１０ｍＡにおける高周波特性
の測定を行なうと、 サンプルＡ：最小雑音指数Ｎ Ｆ ｍ１ｎ＝０．９ｄＢ
サンプルＢ：最小雑音指数Ｎ Ｆ ｍ１ｎ＝ １．Ｏｄ
ＢサンプルＣ：最小雑音指数Ｎ Ｆ ｍｉｎ ＝ １．
３ｄＢとなり、スペーサとしてノンドープＧａＡｓ層を
用いることによりＮＦｍ１ｎが大幅に改善すること、及
びＳｉドープＡｔｙＧａ＋−ｙ Ａｓ層（５）及びＳｉ
ドープＧａＡｓ層（６）の成長温度を高くすることによ
りさらにＮＦｍ１ｎが改善することが理解される。
尚、本発明を２次元ホールガスが形成されるエピタキシ
ャルウェハに適用することができるのは明らかであり、
この場合、Ｓｉに代えてＢｅ等をドープしてＡＪ！ｙＧ
ａ＋−ｙＡｓ層（５）、ＧａＡｓ層（５）をｐ型とすれ
ばよい。
ャルウェハに適用することができるのは明らかであり、
この場合、Ｓｉに代えてＢｅ等をドープしてＡＪ！ｙＧ
ａ＋−ｙＡｓ層（５）、ＧａＡｓ層（５）をｐ型とすれ
ばよい。
（ト）発明の効果
本発明のエピタキシャルウェハは以上の説明から明らか
な如く、スペーサとしてノンドープＧａＡｓ層を用いる
ことにより良好なＧ ａ Ａ ｓ ／ Ｉ ｎＧａＡｓ
ヘテロ接合界面を形成することができる。
な如く、スペーサとしてノンドープＧａＡｓ層を用いる
ことにより良好なＧ ａ Ａ ｓ ／ Ｉ ｎＧａＡｓ
ヘテロ接合界面を形成することができる。
第１図は本発明の一実施例のエピタキシャルウェハの概
略断面図、第２図は従来のエピタキシャルウェハの概略
断面図である。 （１）・・・半絶縁性ＧａＡｓ基板、（２）・・・ノン
ドープＧａＡｓ層、（３）−・・ノンドープＩ ｎ ｘ
Ｇ ａ ＋−ａＡｓ層、（４）−・・ノンドープＧａ
Ａｓ層、（５）・・・ｎ型Ａ ｌ ｙＧ ａ 、−、Ａ
Ｓ 層、（６）−・ｎ型ＧａＡｓ層。
略断面図、第２図は従来のエピタキシャルウェハの概略
断面図である。 （１）・・・半絶縁性ＧａＡｓ基板、（２）・・・ノン
ドープＧａＡｓ層、（３）−・・ノンドープＩ ｎ ｘ
Ｇ ａ ＋−ａＡｓ層、（４）−・・ノンドープＧａ
Ａｓ層、（５）・・・ｎ型Ａ ｌ ｙＧ ａ 、−、Ａ
Ｓ 層、（６）−・ｎ型ＧａＡｓ層。
Claims (1)
- 【特許請求の範囲】 １、半絶縁性ＧａＡｓ基板上に、第１のノンドープＧａ
Ａｓ層、ノンドープＩｎｘＧａ＿１＿−＿ｘＡｓ層、第
２のノンドープＧａＡｓ層、一導電型のＡｌｙＧａ＿１
＿−＿ｙＡｓ層、一導電型のＧａＡｓ層がこの順序でエ
ピタキシャル成長により積層されていることを特徴とす
るエピタキシャルウェハ。 ２、半絶縁性ＧａＡｓ基板上に第１のノンドープＧａＡ
ｓ層をエピタキシャル成長する工程と、前記第１のノン
ドープＧａＡｓ層上に第１の成長温度でノンドープＩｎ
ｘＧａ＿１＿−＿ｘＡｓ層をエピタキシャル成長する工
程と、前記ノンドープＩｎｘＧａ＿１＿−＿ｘＡｓ層上
に第２の成長温度で第２のノンドープＧａＡｓ層をエピ
タキシャル成長する工程と、前記第２のノンドープＧａ
Ａｓ層上に前記第１、第２の成長温度よりも高い第３の
成長温度で一導電型のＡｔｙＧａ＿１＿−＿ｙＡｓ層を
エピタキシャル成長する工程と、前記一導電型のＡｌｙ Ｇａ＿１＿−＿ｙＡｓ層上に前記第１、第２の成長温度
よりも高い第４の成長温度で一導電型のＧａＡｓ層をエ
ピタキシャル成長する工程と、を含むことを特徴とする
エピタキシャルウェハの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6878189A JP2708863B2 (ja) | 1989-03-20 | 1989-03-20 | エピタキシヤルウエハ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6878189A JP2708863B2 (ja) | 1989-03-20 | 1989-03-20 | エピタキシヤルウエハ及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02246344A true JPH02246344A (ja) | 1990-10-02 |
| JP2708863B2 JP2708863B2 (ja) | 1998-02-04 |
Family
ID=13383618
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6878189A Expired - Fee Related JP2708863B2 (ja) | 1989-03-20 | 1989-03-20 | エピタキシヤルウエハ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2708863B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5441913A (en) * | 1993-06-28 | 1995-08-15 | Sumitomo Chemical Company, Limited | Process of making a semiconductor epitaxial substrate |
| US7935984B2 (en) | 2006-05-31 | 2011-05-03 | Sumitomo Chemical Company, Limited | Compound semiconductor epitaxial substrate and method for producing the same |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4717319B2 (ja) | 2002-12-25 | 2011-07-06 | 住友化学株式会社 | 化合物半導体エピタキシャル基板 |
| JP4672959B2 (ja) | 2002-12-25 | 2011-04-20 | 住友化学株式会社 | 化合物半導体エピタキシャル基板 |
-
1989
- 1989-03-20 JP JP6878189A patent/JP2708863B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5441913A (en) * | 1993-06-28 | 1995-08-15 | Sumitomo Chemical Company, Limited | Process of making a semiconductor epitaxial substrate |
| KR100329690B1 (ko) * | 1993-06-28 | 2002-08-17 | 스미또모 가가꾸 고교 가부시끼가이샤 | 반도체 에피택셜 기판의 제조 방법 |
| US7935984B2 (en) | 2006-05-31 | 2011-05-03 | Sumitomo Chemical Company, Limited | Compound semiconductor epitaxial substrate and method for producing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2708863B2 (ja) | 1998-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3372470B2 (ja) | 窒化物系ｉｉｉ−ｖ族化合物半導体装置 | |
| JP3449116B2 (ja) | 半導体装置 | |
| US5952672A (en) | Semiconductor device and method for fabricating the same | |
| EP0740350B1 (en) | Compound semiconductor device having reduced resistance | |
| JPH05160161A (ja) | 高電子移動度トランジスタ | |
| JP2636840B2 (ja) | 半導体デバイス | |
| JPH02246344A (ja) | エピタキシヤルウエハ及びその製造方法 | |
| JP3447438B2 (ja) | 電界効果トランジスタ | |
| JP2800770B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| JPS6242569A (ja) | 電界効果型トランジスタ | |
| JPH06318547A (ja) | 化合物半導体エピタキシャルウェハ | |
| JPH0793323B2 (ja) | 電界効果トランジスタ | |
| JP2786208B2 (ja) | 半導体装置 | |
| JPS6012773A (ja) | 半導体素子の製造方法 | |
| JP2980630B2 (ja) | 化合物半導体装置 | |
| JP3041926B2 (ja) | 電界効果トランジスタ | |
| JP2917719B2 (ja) | 電界効果トランジスタ | |
| JPH0945896A (ja) | 化合物半導体エピタキシャルウェハ及びその製造方法 | |
| JP4752163B2 (ja) | 電界効果トランジスタの製造方法 | |
| JP2616032B2 (ja) | 電界効果トランジスタの製造方法 | |
| JP2728121B2 (ja) | 電界効果トランジスタ、及びその製造方法 | |
| JPH0322541A (ja) | エピタキシャルウエハ | |
| JP2001156078A (ja) | ヘテロ接合バイポーラトランジスタ | |
| Wolny | Low Noise High Electron Mobility Transistors | |
| JPH01143271A (ja) | ヘテロ接合型電界効果トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |