JPH0224642U - - Google Patents
Info
- Publication number
- JPH0224642U JPH0224642U JP10183588U JP10183588U JPH0224642U JP H0224642 U JPH0224642 U JP H0224642U JP 10183588 U JP10183588 U JP 10183588U JP 10183588 U JP10183588 U JP 10183588U JP H0224642 U JPH0224642 U JP H0224642U
- Authority
- JP
- Japan
- Prior art keywords
- offset
- reference signal
- conversion
- test reference
- offset voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims 5
- 238000010586 diagram Methods 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Description
第１図はこの考案に係るＡ／Ｄ変換装置をＤＡ
Ｔの記録回路に適用した場合の一例を示す系統図
、第２図はこの考案の説明に供するアナログ出力
波形図、第３図は従来のＡ／Ｄ変換器による出力
をアナログ化したときの出力波形図である。 １０…記録回路、２２…Ａ／Ｄ変換器、２３…
オフセツトキヤンセル回路、２５…ラツチ回路、
３０…オフセツト制御手段、３０Ａ…アツプダウ
ンカウンタ、３０Ｂ…Ｄ／Ａ変換器、４０…シス
テムコントロール回路。
Ｔの記録回路に適用した場合の一例を示す系統図
、第２図はこの考案の説明に供するアナログ出力
波形図、第３図は従来のＡ／Ｄ変換器による出力
をアナログ化したときの出力波形図である。 １０…記録回路、２２…Ａ／Ｄ変換器、２３…
オフセツトキヤンセル回路、２５…ラツチ回路、
３０…オフセツト制御手段、３０Ａ…アツプダウ
ンカウンタ、３０Ｂ…Ｄ／Ａ変換器、４０…シス
テムコントロール回路。
Claims (1)
- 【実用新案登録請求の範囲】 オフセツト電圧を付加するオフセツト制御手段
を有し、 このオフセツト電圧が試験用基準信号に重畳さ
れた状態で、Ａ／Ｄ変換器に供給されることによ
つて、オフセツト状態で上記試験用基準信号がＡ
／Ｄ変換され、 このＡ／Ｄ変換出力がオフセツト電圧キヤンセ
ル回路に供給されて、 その変換出力レベルの大小に応じて上記オフセ
ツト制御手段が制御されることにより、 上記試験用基準信号のゼロクロス歪を除去する
ようにしたことを特徴とするＡ／Ｄ変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10183588U JPH0224642U (ja) | 1988-07-29 | 1988-07-29 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10183588U JPH0224642U (ja) | 1988-07-29 | 1988-07-29 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0224642U true JPH0224642U (ja) | 1990-02-19 |
Family
ID=31331188
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10183588U Pending JPH0224642U (ja) | 1988-07-29 | 1988-07-29 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0224642U (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57180230A (en) * | 1981-04-30 | 1982-11-06 | Hitachi Ltd | Analog-to-digital conversion circuit |
| JPS58120351A (ja) * | 1982-01-13 | 1983-07-18 | Fujitsu Ltd | 直流ずれ補償方式 |
| JPS61289727A (ja) * | 1985-06-18 | 1986-12-19 | Nec Corp | 符号器あるいは復号器用のオフセツト補正回路 |
-
1988
- 1988-07-29 JP JP10183588U patent/JPH0224642U/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57180230A (en) * | 1981-04-30 | 1982-11-06 | Hitachi Ltd | Analog-to-digital conversion circuit |
| JPS58120351A (ja) * | 1982-01-13 | 1983-07-18 | Fujitsu Ltd | 直流ずれ補償方式 |
| JPS61289727A (ja) * | 1985-06-18 | 1986-12-19 | Nec Corp | 符号器あるいは復号器用のオフセツト補正回路 |