JPH02246518A - ディジタルｖｃｏ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 衛星通信の地球局の復調系におけるＳＴＲ等に用いられ
る、位相差を表すディジタルデータをカウントアツプ値
として入力し、このカウントアツプ値まで所定のクロッ
クを計数してクロックに対応するパルスを出力するカウ
ンタを有するディジタルＶＣＯに関し、 ＬＳＩ化に適した構成を有し、分周比をも変更可能なデ
ィジタルＶＣＯを提供することを目的にし、 位相差を表す上位の値を主調整信号とし下位の値を微調
整用信号として用い、位相極性が進み位相の場合上位の
位相差データをそのまま出力し、遅れ位相の場合上位の
位相差データ極性を反転して出力するセレクタと、セレ
クタからの出力および分周比を表すデータとの和を算出
するアダーと、下位の位相差データおよび位相極性に基
づいてアダーにキャリィイン信号を出力する位相微調整
用デコーダとを具備し、アダーの出力を前記カウンタの
カウントアツプ値とするように構成する。

〔産業上の利用分野〕

本発明は、ディジタルＶＣＯに関するものであり、特に
、ＬＳＩ化に適し、分周比をも変更可能にしたディジタ
ルＶＣＯに関する。

ディジタルＶＣＯは、位相差に対応する信号を入力し、
入力信号に対応した周波数を有するパルス信号を出力す
るものであり、種々の分野において利用されている。

ディジタルＶＣＯの適用例の１つとして、衛星通信にお
ける地球局内の復調系に設けられたＳＴＲ（Ｓｙｍｂｏ
ｌ　Ｔｉｍｉｎｇ　Ｒｅｃｏｖｅｒｉｎｇ）回路、即ち
、クロック再生を行う回路に適用された場合を、第７図
に示す。

第７図はＳＴＲ回路の構成を示す、同図において、ＳＴ
Ｒ回路は、位相差算出回路、フィルタ、およびＶＣＯが
図示のごとく接続されている。これらは全て、ディジタ
ル信号処理回路として構成されている。ディジタル位相
差算出回路の前段には量子化器としてのＡ／Ｄコンバー
タが設けられていて、ディジタルＶＣＯからの周波数信
号をサンプリング信号として用いている。

第８図（ａ）および（ｂ）にそれぞれ、Ａ／Ｄコンバー
タからの量子化信号が位相遅れのときおよび位相進みの
ときのアイパターンを示す。ディジタル位相差算出回路
はＡ／Ｄコンバータからの入力信号の位相差を算出する
。ディジタル位相差算出回路は、実際は、第８図（ａ）
および（ｂ）に示すように、サンプリングクロックにお
ける位相差に対応したアイパターンの大きさ、即ち、位
相遅れのときは＋ｄ（第８図（ａ））、位相進みのとき
は−ｄ（第８図（ｂ））として示される°値を算出する
。この位相差に対応した値は、ディジタルフィルタにお
いてゲインにで割算される。すなわち、＋ｄ／Ｋまたは
、−ｄ／Ｋが演算される。その結果、商−Ｒまたは＋Ｒ
がディジタルＶＣＯに出力される。このゲインには、ア
イパターンの中心がサンプリングクロックの中心になる
ようにするためのものである。そして、上記商−Ｒまた
は十Ｒは位相差を示している。すなわち、符号は位相の
進みまたは遅れを示し、商Ｒの絶対値は位相差の絶対値
を示している。

ディジタル■ＣＯはこの商−Ｒまたは＋Ｒを入力して、
位相差を表す商Ｒに対応する周波数を有するパルス信号
を出力する。その信号はＡ／Ｄコンバータのサンプリン
グに用いられ、クロック再生に利用される。

〔従来の技術〕

第７図のディジタル■ＣＯの従来の回路図を第９図に示
す。このディジタル■ＣＯは、ＲＯＭ　８１と、カウン
タ８３と、クロックジェネレータ８４と、分周器８５　
、８６とで図示のごとく構成されている。

上記位相差に対応した商ＲがＲＯＭ　８１に印加される
。この商Ｒは、ＲＯＭ　８１のアドレスを示している。

この商Ｒは絶対値でアドレスとして与えられるが、この
他に位相極性を示す符号が与えられ、位相の進みまたは
遅れに対応したアドレスが指定されることになる。商Ｒ
で指定されるアドレスのメモリには、カウンタ８３のカ
ウントアツプ値が記憶されている。そのカウントアツプ
値がカウンタ８３に出力され、カウンタ８３のロード（
ＬＯＡＤ）端子にそのカウンタ８３からのキャリイＣＡ
ＲＲＹが印加されることで、ＲＯＭ　８１からのカウン
トアツプ値がカウンタ８３にロードされる。カウンタ８
３は、クロックジェネレータ８４からの高い周波数のク
ロックを上記カウントアツプ値に達するまで計数し、ク
ロックジェネレータ８４からのクロックと同じ周波数の
パルスを出力する。キャリイＣＡＲＲＹがでれば、再び
上記ＲＯＭ　８１からのカウントアツプ値がロードされ
、上記同様のクロック計数およびパルス出力が行われる
。

これにより、位相差を示す商Ｒに対応するパル大信号が
出力される。すなわち、位相差が変化すれば、商Ｒが変
化するから、ＲＯＭ　８１の出力も変化する。したがっ
て、位相差に対応した周波数、より具体的に言えば、位
相が遅れていれば周波数が高く、位相が進んでいれば周
波数が低い、周波数のパルス信号が出力される。

第９図においては、上記パルス信号を、１／２分周器８
５および１／４分周器８６を介して、基本周波数４ｆの
信号の１／２分周信号２ｆおよび１／４分周信号１ｆを
発生させている。これらの信号をＳＴＲ回路において使
用するためである。

この様に、第９図のディジタルＶＣＯは、基的に、ＲＯ
Ｍ　８１において位相差に対応するカウントアツプ値を
出力し、カウンタ８３においてそのカウントアツプ値ま
で高周波数クロックを計数し、パルス信号を出力する構
成となっている。

〔発明が解決しようとする課題〕

第９図のディジタル■ＣＯは、カウンタ８３のカウント
アツプ値を算出するため、ＲＯＭ　８１に記憶した変換
テーブルを用いている。　ＲＯＭ　８３を用いると、上
記の如く、容易にカウントアツプ値が出力できる。

一方、ディジタルＶＣＯ＠ＬＳ　Ｉ化したいという要望
がある。しかしながら、ＲＯＭ　８１はカウンタ８３、
クロックジェネレータ８４、および分周器８５　、８６
とのスペースの関係からして、ＬＳＩ化しようとした場
合、一体化したＬＳＩに適していす、外づけにせざるを
得ない。すなわち、ＲＯＭを用いたのではディジタルＶ
ＣＯＯＬＳＩ化を実現できないという問題がある。

ついで、ディジタルＶＣＯの利用上、分周比を変化させ
て利用したい場合が多い。しかしながら、ＲＯＭを用い
た構成では、分周比を変化させるには、ＲＯＭの中の変
換テーブルの内容を変更しなければならず、実際は交換
テーブルの異なったＲＯＭを入替える必要がある。つま
り、簡単には、分周比を変更出来ないという問題がある
。

本発明の目的は、まず、ＬＳＩ化に適したディジタルＶ
ＣＯを構成することにある。

ついで、本発明の目的は、分周比を容易に変更可能をデ
ィジタルｖＣｏを構成することにある。

〔課題を解決するための手段〕

上記課題を解決する本発明の、位相差を表すディジタル
データをカウントアツプ値として入力し、該カウントア
ツプ値まで所定のクロックを計数してパルス信号を出力
するカウンタを有するディジタルＶＣＯの原理ブロック
図を第１図に示す。

同図において、ディジタル■ＣＯは、セレクタ１０と、
アダー２２と、デコーダ２１と、クロックジェネレータ
４０と、カウンタ５０とで、図示のごとく構成される。

ここで、カウンタ５０は、位相差を表すディジタルデー
タＣＬＤをカウントアツプ値として入力し、該カウント
アツプ値ＣＬＤまでクロックジェネレータ４０からの所
定のクロックを計数してパルス信号ｆを出力するもので
あるから、前述したものと同様である。

かかる構成に対して、従来のＲＯＭに相当する機能を果
たす回路として、反転セレクタ１０．微調整用デコーダ
２１、アダー２２が設けられている。微調整用デコーダ
２Ｉとアダー２２とは協動して位相差をカウントアツプ
値にデコードするデコーダとして機能する。

上記セレクタ１０、デコーダ２１、アダー２２はＬＳＩ
に適した回路である。従って、クロックジェネレータ４
０およびカウンタ５０をも含めて、第１図の回路のディ
ジタルＶＣＯは、ＬＳＩ化に適している。

また、分周比Ｎを変更可能とするため、アダー２２には
分周率を示すデータｒが印加されている。このデータは
ＬＳＩの外部から容易に変更設定可能である。

なお、分周比の異なる信号を出力するには、カウンタ５
０の後段に分周器を設ければよい。

〔作　用〕

位相差を表すデータ、即ち、商Ｒのうち上位の値Ｘを上
記パルス発注の主調整信号、下位の値Ｙを微調整用信号
として用いる。

カウンタ１０は、上記上位の位相差データＸおよび位相
の進みまたは遅れを示す位相極性信号ＰＰＨ３を人力し
、進み位相の場合該人力位相差データＸをそのまま出力
し、遅れ位相の場合液位相差データＸの極性を反転して
出力する。すなわち、位相の進み、遅れに応じて入力位
相差信号Ｘをそのまま、または反転させて出力する。

アダー２２は、セレクタ１０からの上記出力Ａ、および
分周比を表すデータ”［７との和を算出する。

デコーダ２１は、位相調整の微調整の機能を果たすため
、上記位相差を表す下位の値のデータＹと前記位相極性
信号ＰＰＨ５とに基づいて上記アダー２２にキャリィイ
ン信号ＣＲＩＮを出力する。

そして、上記アダー２１の出力ＣＬＤを前記カウンタ５
０のカウントアツプ値としてカウンタ５０に出力される
。カウンタ５０は従来と同様に動作する。すなわち、ア
ダー２２からの出力ＣＬＤをロードしてそのカウントア
ツプ値に応じてクロックジェネレータ４０からのクロッ
クを計数して、位相差に応じた周波数のパルス信号ｆを
出力する。カウンタ５０からキャリイＣＡＲＲＹが出力
されるたびにアダー２２からの出力ＣＬＤがカウンタ５
０にロードされる。アダー２２からの出力ＣＬＤは、前
段の回路、たとえば、第７図のＳＴＲ回路の例でディジ
タルフィルタからの位相差を示す信号の変化に応じて、
変化する。したがって、カウンタ５０からは、位相差に
応じた周波数のパルス信号が出力される。

上記信号発生は、アダー２２に設定された分周比Ｎを示
すデータｒによって規定される。したがって、分周比Ｎ
を変化させるには、アダー２２に印加されるデータＸ：
下を変化させればよい。

〔実施例〕

本発明の実施例のディジタル■Ｃｏの回路を第２図に示
す。

このディジタル■ＣＯは、基本信号として４倍の周波数
の信号４ｆを発生させ、この信号をそれぞれ、１／２分
周した信号２ｒ、１／４分周した信号１ｆを出力するよ
うにしたものであり、そのため、カウンタ５１の後段に
１／２分周器７１、および１／４分周器７２が設けられ
ている。

セレクタ１１は、上記した第１図の反転セレクタ１０に
対応する。アダー２２は第１図のアダー２１に対応する
。微調整用デコーダ２１は第１図のデコーダ２１に対応
する。このデコーダ２１とアダー２２とで位相差に対応
するカウントアツプ値を出力するデコーダの機能を果た
す、クロックジェネレータ４１は第１図のクロックジェ
ネレータ４０に対応する。カウンタ５１は第１図のカラ
ンビットに対応するものであり、この実施例では４ビツ
トカウンタである。

第２図のディジタルＶＣＯには、さらに、コンパレータ
６１およびセレクタ６２が設けられている。このコンパ
レータ６１には、制限値ＬＭＴと位相差を示す商Ｒのう
ちの上位の値Ｘが入力され、位相差データＸが制限値Ｌ
ＭＴをこえると、「１」のオーバー信号ＯＶＲを出力す
る。このオーバー信号ＯＶＲはセレクタ６２に印加され
、セレクタ６２は制限（ｉ　Ｌ　Ｍ　Ｔを出力する。一
方、オーバー信号ＯＶＲが「０」のときは、セレクタ６
２は、位相差データＸを出力する。すなわち、コンパレ
ータ６１とセレクタ６２とは、位相差データＸが制限値
ＬＭＴより大きいとき、位相差を制限値ＬＭＴにおさえ
、過大な位相差の変化があった場合、急激な周波数の変
化を緩和させるものである。

セレクタ１１は、第１図のセレクタ１０と同様に、位相
極性信号ＰＰＨＳで示される位相極性、すなわち、進み
位相または遅れ位相に応じて、セレクタ６２からのデー
タを反転選択する。この反転選択信号Ａがアダー２２に
印加される。

アダー２２に印加される分周比Ｎに対応したデータＸ：
Ｔの例および分周データの関係を第３図に示す、この例
は、Ｎ＝１６、すなわち、分周比１６の場合を示す。こ
の図は、右下隅の商Ｒが「００００」、シたがって、位
相差がない場合から、左上隅の商Ｒが「１１１１」、シ
たがって、最大の位相差がある場合までを１６に分けて
いる。商Ｒは上位２ビツトをデータＸで示し、下位２ビ
ツトをデータＹで示している。各商Ｒにおける、進み位
相に対する分周データを上段に、遅れ位相に対する分周
データを下段に示す、さらに、各商Ｒは、進み位相、遅
れ位相に対してそれぞれ、４個にデータを有しており、
基本周波数信号４ｆのときの分周データを第」のデータ
、その１／２分周した信号２ｆの分周データを第１およ
び第２のデータ、１／４分周した信号１ｆの分周データ
を４個のデータで示している。たとえば、位相差がない
商Ｒ−ｏｏｏｏの場合、進み位相差の場合、基本周波数
４ｆの分周データは１６．１／２分周の場合の分周デー
タは１６＋１６−３２．１／４分周の場合の分周データ
は１６＋１６＋１６＋１６＋１６＝６４である０位相差
がないときの分周データはこのように、整然としたもの
となる０位相差が大きくなると、進み位相差の場合、分
周データは太き（なる、逆に、遅れ位相差の場合は、位
相差が大きくなるにつれて、分周データは小さくなる。

第４図（ａ）〜（ｄ）および第５図（ａ）〜（ｄ）に、
アダー２２における加算状態とデコーダ２１のキャリィ
イン信号５３１（第１図におけるＣ１？ＩＮ）との関係
を示す、第４図は遅れ位相差の場合、第５図は進み位相
差の場合を示す。

アダー２２は８とットアダーである０分周比Ｎ＝１６で
あるから、１’ｒＴ＝　１１１１００００となる。この
時の上位位相差データＸは、第３図に示したように、Ｘ
　＝ＯＯ、Ｏｆ　、　１０　、１１の４とおりある。進
み位相差の場合は、第５図に示すように、そのまま、デ
ータＡとしてセレクタ１１から出力される。−方、遅れ
位相差の場合は、第４図（ａ）〜（ｄ）に示すように、
反転したデータＷが、セレクタ１１から出力される。こ
れら−Ｎ−＝］−とＡまたはτとのアダー２２における
加算結果、すなわち、カウンタ５１のロードデータＣＬ
Ｄが、第４図（ａ）〜（ｄ）および第５図（ａ）〜（ｄ
）に示されている。たとえば、第４図Ｃａ）は反転１２
　（Ｔ’７）を示すので、カウンタ５１におけるにカウ
ントアツプ値としては１３となる。同様に、第５図（ａ
）のち合、反転１９　（１９）であるので、カウントア
ツプ値としては２０となる。

上記カウントアツプ値に対して、デコーダ２１からの微
調整が加えられる。すなわち、第３図に示した各データ
は、位相差の上位データＸのみでは、たとえば、商Ｒ＝
１１１０における位相進みのときの１９　、２０　、１
９　、２０、または位相遅れのときの１３゜１２　、１
３　、１２の区別はできないので、下位の位相差データ
Ｙと位相極性信号ＰＰＨＳとを用いて、上記第３図に示
した微調整を行う、デコーダ２１は、その微調整信号を
キャリィイン信号３３１として、アダー２２に出力する
。アダー２２は第４図（ａ）〜（ｄ）および第５図（ａ
）〜（ｄ）の下部に示したように、キャリィイン信号Ｓ
３１を加算して、最終的なカウントアツプ値ＣＬＤを出
力する。

〔発明の効果〕

以上述べたように、本発明によれば、ＬＳＩ化に適した
構成のディジタルＶＣＯが提供される。

また本発明によれば、分周比に対応したデータを設定す
るだけで、種々の分周比の周波数を出力可能なディジタ
ルＶＣＯが提供される。

さらに本発明によれば、急激な位相変動にたいしである
程度制限をかけ、周波数変動を緩和するディジタルＶＣ
Ｏが提供できる。

【図面の簡単な説明】

第１図は本発明のディジタル■ＣＯの原理ブロック図、 第２図は本発明の実施例のディジタルＶＣＯの回路図、 第３図は本発明の実施例の第２図における分周比および
そ、のデータを示す図、 第４図（ａ）〜（ｄ）、および第５図（ａ）〜（ｄ）は
、第２図におけるアダーとデータの信号処理を示す図、 第６図は第２図に対応する本発明の他の実施例の第２図
における分周比およびそのデータを示す図、 第７図は本発明のディジタル■ＣＯが適用される１例と
してのＳＴＲ回路図、 第８図（ａ）およびＯｐ）は第７図におけるアイパター
ンを示す図、 第９図は従来のディジタル■ＣＯの回路図、である。 （符号の説明） ｌＯ・・・セレクタ、　　　　　２０・・・デコーダ、
２１・・・微調整用デコーダ、２２・・・アダー４０・
・・クロックジェネレータ、 ５０・・・カウンタ。

Claims (1)

1. 【特許請求の範囲】 １、位相差を表すディジタルデータをカウントアップ値
   として入力し、該カウントアップ値まで所定のクロック
   を計数してパルス信号を出力するカウンタを有するディ
   ジタルＶＣＯにおいて、上記位相差を表すデータの上位
   の値（Ｘ）を上記パルス発生の主調整信号、下位の値（
   Ｙ）を微調整用信号として用い、 上記上位の位相差データ（Ｘ）および位相の進みまたは
   遅れを示す位相極性信号（ＰＰＨＳ）を入力し、進み位
   相の場合該入力位相差データをそのまま出力し、遅れ位
   相の場合該位相差データの極性を反転して出力するセレ
   クタ（１０）と、 該セレクタからの出力（Ａ）、および分周比を表すデー
   タ（＠Ｎ−Ｔ＠）との和を算出するアダー（２０）と、 上記位相差を表す下位の値のデータ（Ｙ）と前記位相極
   性信号（ＰＰＨＳ）とに基づいて上記アダーにキャリィ
   イン信号（ＣＲＩＮ）を出力する位相微調整用デコーダ
   （３０）と を具備し、上記アダーの出力を前記カウンタのカウント
   アップ値としたことを特徴とする、ディジタルＶＣＯ。