JPH026693Y2 - - Google Patents

Description

【考案の詳細な説明】 〈産業上の利用分野〉 この考案は、局部発振器に関し、特にPLLを
用いたものに関する。

〈従来技術〉 従来、PLLを用いた局部発振器には第２図に
示すようなものがあつた。同図において、２は基
準周波数発振器、４は位相比較器、５は低域通過
フイルタ、６は電圧制御発振器（以後、VCOを
称す。）、８はプリスケーラ、１０はプログラマブ
ルカウンタである。これらにおいて、プログラマ
ブルカウンタ１０にプログラムされた分周数を変
更することによつてVCO６の発振周波数を変更
できる点については公知であるので詳細な説明は
省略する。なお、VCO６の発振出力が混合器
（図示せず）に局部発振信号として供給されるの
は、いうまでもない。

プログラマブルカウンタ１０は４桁からなり、
各桁がそれぞれ４ビツトより構成されている。プ
ログラマブルカウンタ１０への分周数のプログラ
ムは、時分割的に行なわれる。すなわち、第１回
目の設定信号がプログラマブルカウンタ１０に供
給されたときに、４ビツトの入力端子に与えられ
ていたデータを、分周数の１桁として読み込み、
第２回目の設定信号が供給されたときに、４ビツ
トの入力端子に与えられていたデータを、分周数
の10桁として読み込み、以下同様にして100桁、
1000桁のデータを読み込む。

ところで、このような局部発振器を用いた受信
機においては、受信周波数を変更するには、上述
したようにプログラマブルカウンタ１０の分周数
を変更する必要がある。この分周数とVCO６の
発振周波数とは、基準周波数発振器２の発振周波
数やプリスケーラ８の分周数を適当な関係に選べ
ば、例えば分周数が1000のとき1000MHzを発振す
るというように比例関係とできるので分周数の決
定は容易である。しかし、VCO６の発振周波数
と受信周波数との間には、中間周波数分だけ差が
あり、その差分だけいちいち補正して分周数をプ
ログラムするのは面倒である。そこで、受信周波
数を設定する受信周波数設定部であるデイジスイ
ツチ１２ａ……１２ｃ，１２ｄと、中間周波数を
記憶しているメモリ１４ａ……１４ｃ，１４ｄ
と、４段のリングカウンタ１６とを設けたものが
ある。これでは、リングカウンタ１６の第１段が
Ｈレベルのとき、１桁デイジスイツチ１２ａ及び
１桁メモリ１４ａからそれぞれデータを読み出
し、１桁加算器１８ａで加算し、その加算値（１
桁の分周数）をプログラマブルカウンタ１０の入
力端子に供給する。リングカウンタ１６の第２段
がＨレベルとなつたとき、10桁デイジスイツチ１
２ｂ及び10桁メモリ１４ｂ（共に図示省略）から
それぞれデータを読み出し、10桁加算器１８ｂで
加算する。このとき１桁加算器１８ａから桁上げ
信号が発生していると、これも加えて加算する。
この加算値（10桁の分周数）をプログラマブルカ
ウンタ１０の入力端子に供給する。以下同様にし
て、100桁、1000桁の分周数がプログラマブルカ
ウンタ１０の入力端子に供給される。リングカウ
ンタ１０の各段がＨレベルになるごとに、プログ
ラマブルカウンタ１０へ設定信号が供給されてい
るのはいうまでもない。

なお、VCO６の発振周波数が受信周波数より
も中間周波数分だけ高い場合には上記のように加
算器を用いるが、中間周波数分だけ低い場合に
は、減算器を用いる。

〈考案が解決しようとする問題点〉 上記のような局部発振器では、受信周波数から
分周数を算出するために、プログラマブルカウン
タ１０の桁数と同数の加算器または減算器が必要
であり、回路構成が複雑になるという問題点があ
つた。

〈問題点を解決するための手段〉 上記の問題点を解決するための手段は、１台だ
け加算器または減算器である演算部を設け、対応
する桁の受信周波数設定部及びメモリから設定値
及び中間周波数を信号発生部からの読出信号によ
つて順次読み出し、これらの代数和を演算部によ
つて順次得て、プログラマブルカウンタの入力端
子に供給するものである。

〈作用〉 上記の手段によれば、読出信号が発生するごと
に、１台の加算器から分周数の各桁データが出力
され、プログラマブルカウンタに供給される。

〈実施例〉 この実施例は、第１図に示すように、基準周波
数発振器２、位相比較器４、低域通過フイルタ
５、VCO６、プリスケーラ８、プログラマブル
カウンタ１０、１乃至1000桁デイジスイツチ１２
ａ乃至１２ｄ、１乃至1000桁メモリ１４ａ乃至１
４ｄ及びリングカウンタ１６を有している。これ
らは、第２図に示した従来のものと同様であるの
で、詳細な説明は省略する。

この実施例は、上述したもの以外に１台の加算
器２０を有する。この加算器２０の一方の入力側
には１桁乃至1000桁デイジスイツチ１２ａ乃至１
２ｄの出力側が並列に接続されている。また、加
算器２０の他方の入力側には、１桁乃至1000桁メ
モリ１４ａ乃至１４ｄの出力側が並列に接続され
ている。さらに、加算器２０の出力側は、プログ
ラマブルカウンタ１０の入力側に接続されてい
る。加算器２０の桁上げ信号出力端子は、フリツ
プ・フロツプ２２のＳ端子に接続され、加算器２
０の桁上げ信号入力端子は、フリツプ・フロツプ
２２のＱ出力端子に接続されている。加算器２０
とフリツプ・フロツプ２２とが演算部として動作
する。

１桁デイジスイツチ及びメモリ１２ａ，１４ａ
の読出端子は、共に信号発生部であるリングカウ
ンタ１６の第１段に接続され、10桁デイジスイツ
チ及びメモリ１２ｂ，１４ｂの読出端子は、共に
リングカウンタ１６の第２段に接続されている。
以下、同様に100桁、1000桁デイジスイツチ及び
メモリ１２ｃ，１２ｄ，１４ｃ，１４ｄの読出端
子は、リングカウンタ１６の第３段、第４段に接
続されている。これらデイジスイツチ及びメモリ
１２ａ乃至１２ｄ，１４ａ乃至１４ｄは、読出端
子にＨレベルの信号が供給されたとき、設定値及
び記憶値を加算器２０に送出する。

また、リングカウンタ１６において、Ｈレベル
の出力を次段にシフトさせるために用いた信号が
フリツプ・フロツプ２２にクロツク信号として、
かつプログラマブルカウンタ１０に設定信号とし
てそれぞれ供給される。

このように構成した局部発振器は、次のように
動作する。今、フリツプ・フロツプ２２はリセツ
トされているとする。この状態において、リング
カウンタ１６の第１段がＨレベルになると共に設
定信号及びクロツク信号が発生すると、１桁デイ
ジスイツチ及びメモリ１２ａ，１４ａから設定値
及び記憶値が加算器２０に供給され、その加算値
（１桁分周数）がプログラマブルカウンタ１０に
供給され、プログラムされる。この加算時、桁上
げ信号出力端子はＬレベルであるので、クロツク
信号が供給されても、フリツプ・フロツプ２２は
セツトされず、Ｑ出力はＬレベルを維持し、加算
器２０の桁上げ信号入力端子はＬレベルであり、
桁上げ信号は加算されない。加算終了後、桁上げ
が生じていると、桁上げ信号出力端子はＨレベル
となるが、クロツク信号が消失しているので、フ
リツプ・フロツプ２２のＱ出力はＬレベルを維持
する。

次に、リングカウンタ１６のＨレベルが第２段
にシフトすると、上述したのと同様に10桁デイジ
スイツチ及びメモリ１２ｂ，１４ｂから設定値及
び記憶値が加算器２０に供給される。このとき、
１桁目で桁上げが生じていると、クロツク信号が
供給されたとき、フリツプ・フロツプ２２のＱ出
力はＨレベルとなり、10桁の加算に桁上げ値を加
える。すなわち、フリツプ・フロツプ２２は桁上
げ信号を遅延させるために用いてある。以下、同
様にして10、100、1000桁分周数がプログラマブ
ルカウンタ１０にプログラムされる。なお、図示
していないが、1000桁分周数がプログラマブルカ
ウンタ１０にプログラムされると、フリツプ・フ
ロツプ２２は自動的にリセツトされるように構成
されている。

上記の実施例では、局部発振周波数を受信周波
数より中間周波数分だけ高く選択しているので、
加算器２０を用いたが、中間周波数だけ低く選択
する場合には減算器を用いればよい。

〈効果〉 以上述べたように、この考案によれば、受信周
波数の各桁と、これに対応する補正値との代数和
を時分割的に求めているので、演算器が１台です
み、回路構成が簡単になる。

【図面の簡単な説明】

第１図はこの考案による局部発振器の１実施例
のブロツク図、第２図は従来の局部発振器のブロ
ツク図である。 ２……基準周波数発振器、４……位相比較器、
６……電圧制御発振器、１０……プログラマブル
カウンタ、１２ａ乃至１２ｄ……１桁乃至1000桁
デイジスイツチ（受信周波数設定部）、１４ａ乃
至１４ｄ……１桁乃至1000桁メモリ、１６……リ
ングカウンタ（信号発生部）、２０，２２……加
算器（演算部）、２２……フリツプ・フロツプ
（演算部）。

Claims (1)

【実用新案登録請求の範囲】
1. 局部発振信号となる発振出力の周波数が制御電
   圧に応じて変化する電圧制御発振器と、上記発振
   出力をプログラムされた分周数で分周するプログ
   ラマブルカウンタと、基準周波数信号を発振する
   基準発振器と、上記カウンタの分周出力と上記基
   準周波数信号との位相を比較する位相比較器と、
   この位相比較器の出力に応じて上記電圧制御発振
   器に上記制御電圧を供給する低域通過フイルタと
   を備え、上記カウンタを設定信号が供給されるご
   とに入力端子に供給されている上記分周数の桁デ
   ータを読込むように構成している局部発振器にお
   いて、受信周波数が設定される受信周波数ム設定
   部と、中間周波数が記憶されているメモリと、上
   記設定部及びメモリから上記受信周波数及び中間
   周波数の対応する桁データを順に読出せる読出信
   号を発生すると共にこの読出信号が発生するごと
   に上記設定信号を発生する信号発生部と、上記読
   出された上記受信周波数及び上記中間周波数の対
   応する桁データの代数和を得て上記カウンタの入
   力端子に供給する演算部とを設けたことを特徴と
   する局部発振器。